TDDB versus HCI versus NBTI: slijtagemechanismen van transistors, stressvoorwaarden, parameterverschuivingen en testen

TDDB, HCI en NBTI zijn allemaal slijtagemechanismen die transistors gedurende hun levensduur langzaam degraderen, maar ze ontstaan door verschillende soorten stress en hebben verschillende gevolgen. TDDB (time-dependent dielectric breakdown) is de opbouw van defecten in een gatediëlektricum onder een aanhoudend veld totdat de laag uiteindelijk doorslaat. HCI (hot-carrierinjectie) is schade aan het grensvlak en het diëlektricum door ladingsdragers die in het sterke veld nabij de drain worden versneld terwijl er stroom loopt. NBTI (negative bias temperature instability) is de toename van de grootte van de drempelspanning van een pMOS waarvan de gate bij hoge temperatuur negatief wordt gehouden, zelfs zonder dat er stroom loopt. TDDB vernietigt de transistor; HCI en NBTI maken schakelingen geleidelijk trager.

KenmerkTDDB (time-dependent dielectric breakdown)HCI (hot-carrierinjectie)NBTI (negative bias temperature instability)
MechanismeEen kleine stroom door het belaste diëlektricum maakt defecten (traps); wanneer de defecten de twee elektroden verbinden, slaat de laag doorLadingsdragers die in het sterke veld nabij de drain veel energie krijgen (hete ladingsdragers), maken grensvlaktoestanden of worden in het diëlektricum geïnjecteerd en daar ingevangenNegatieve gatespanning en warmte breken Si–H-bindingen aan het Si/SiO2-grensvlak, waardoor grensvlaktoestanden ontstaan, en er bouwt zich positieve lading op in het diëlektricum
Richting van het veldVerticaal veld over het diëlektricumLateraal veld langs het kanaal (piek aan de drainkant)Verticaal veld over het diëlektricum
StressvoorwaardeZolang er een grote spanning over het gatediëlektricum staat; er hoeft geen stroom te lopenTerwijl er stroom loopt bij een hoge drainspanning; in digitale schakelingen vooral tijdens het schakelenTerwijl de gate van een pMOS negatief is ten opzichte van de source (gate laag, source op VDD); er hoeft geen stroom te lopen
Meest getroffen transistorsElk gatediëlektricum; het treedt ook op in het diëlektricum tussen interconnectlijnen (BEOL-TDDB)Doorgaans het ergst bij nMOS met kort kanaal; ook I/O-transistors die op hogere spanning werkenpMOS. De nMOS-tegenhanger bij positieve gatespanning is PBTI, die met high-k-lagen belangrijk werd
Wat verschuiftDe gatelekstroom stijgt, gaat door soft breakdown en eindigt in hard breakdown (kortsluiting van de gate)Verschuiving van de drempelspanning en lagere mobiliteit en aandrijfstroom. De schade is geconcentreerd aan de drainkant, dus het verwisselen van source en drain geeft asymmetrische karakteristiekenDe grootte van de drempelspanning neemt toe en de aandrijfstroom en transconductantie nemen af
Tijdsafhankelijkheid en herstelPlotseling falen na enige tijd; de tijd tot falen is gespreid en wordt geanalyseerd met een Weibull-verdeling. Geen herstelGroeit geleidelijk als machtsfunctie van de tijd. Vrijwel geen herstelGroeit als machtsfunctie van de tijd met een kleine exponent, dus een groot deel van de verandering gebeurt vroeg. Herstelt gedeeltelijk wanneer de stress wordt weggenomen
Temperatuur- en spanningsafhankelijkheidDe levensduur wordt korter bij een hoger veld en een hogere temperatuurVooral versneld door de drainspanning (lateraal veld). De temperatuurafhankelijkheid verschilt per transistor en per voorwaarde, en de degradatie kan bij lage temperatuur groter zijnSterk versneld door gatespanning en temperatuur; erger bij hoge temperatuur
Hoe het wordt getestConstante spanning bij verhoogde spanning en temperatuur tot doorslag; de tijden tot falen worden statistisch geanalyseerd en met modellen zoals het E-model of het 1/E-model naar gebruiksomstandigheden geëxtrapoleerdStress bij een drainspanning boven de gebruiksomstandigheden, meten van de tijd totdat de verschuiving van de drempelspanning of aandrijfstroom een vast criterium bereikt, en daarna extrapoleren. De substraatstroom dient als indicator voor de gevoeligheidDe gate van een pMOS bij hoge temperatuur op negatieve spanning houden en de verschuiving van de drempelspanning meten. Omdat ze herstelt, wordt direct na het wegnemen van de stress gemeten, of zonder de stress weg te nemen
Belangrijkste tegenmaatregelenBetere kwaliteit van het diëlektricum; voedingsspanning en laagdikte zo kiezen dat het veld beperkt blijftLDD-structuren of extensies om het veld aan de drainrand te verlagen, lagere voedingsspanning, oxynitridelagenBetere verwerking van grensvlak en diëlektricum; timingontwerp dat rekening houdt met veroudering, en guard bands

De getalswaarden zijn typische ordegroottes en variëren per procesgeneratie en product.

Wanneer welke variant?

TDDB
Houd er rekening mee bij het inschatten van uitval waarbij een diëlektricum doorslaat en de chip niet meer werkt. Het is een van de voorwaarden die de dikte van het gatediëlektricum en de maximaal toegestane spanning bepalen. In geavanceerde processen met kleine afstanden tussen lijnen is ook TDDB van het diëlektricum tussen interconnectlijnen van belang.
HCI
Behandel het als degradatie die transistors die vaak schakelen geleidelijk trager maakt. Het verloopt sneller in schakelingen met hoge activiteit en wordt bepaald door de voedingsspanning en het veldontwerp aan de drainrand. Het moet ook worden gecontroleerd in hoogspannings-I/O en analoge schakelingen.
NBTI
Behandel het als degradatie die pMOS-transistors die bij hoge temperatuur aan blijven staan geleidelijk trager maakt. Het effect is groot in SRAM-cellen die lang dezelfde waarde vasthouden en in schakelingen waarvan de klok is stilgezet, en geavanceerde LSI's nemen er timingmarge (guard bands) voor op. Bij nMOS met high-k/metal gates wordt PBTI er samen mee behandeld.

Veelgestelde vragen

Hoe zijn TDDB, HCI en NBTI van elkaar te onderscheiden?

Aan de stressvoorwaarde en het resultaat. Als het verloopt terwijl er een veld over het gatediëlektricum staat en eindigt met het doorslaan van de laag, is het TDDB. Als het verloopt terwijl er stroom loopt bij een hoge drainspanning en de schade aan de drainkant geconcentreerd is, is het HCI. Als het verloopt terwijl de gate van een pMOS bij hoge temperatuur negatief blijft en gedeeltelijk herstelt wanneer de stress wordt weggenomen, is het NBTI.

Wat is het verschil tussen NBTI en PBTI?

NBTI treedt op in pMOS bij negatieve gatespanning; grensvlaktoestanden en positieve lading in het diëlektricum vergroten de grootte van de drempelspanning. PBTI treedt op in nMOS bij positieve gatespanning; elektronen worden ingevangen in defecten in high-k-lagen zoals HfO2 en de drempelspanning stijgt. PBTI was klein bij gatediëlektrica van SiO2 en werd belangrijk met de invoering van high-k/metal gates. Samen heten ze BTI.

Waarom is het meetmoment bij NBTI belangrijk?

Wanneer de stress wordt weggenomen, ontsnapt een deel van de ingevangen lading en begint de verschuiving van de drempelspanning meteen te herstellen. Als lang na het stoppen van de stress wordt gemeten, wordt de degradatie onderschat. Daarom worden snelle metingen gebruikt, of methoden die meten zonder de stress weg te nemen. Echte schakelingen schakelen herhaaldelijk aan en uit, dus dit herstel wordt ook meegenomen bij het schatten van de levensduur.

Hoe wordt de werkelijke levensduur uit versnelde tests bepaald?

Spanning en temperatuur worden boven de gebruiksomstandigheden verhoogd zodat de transistor in korte tijd degradeert, de afhankelijkheid van de degradatie of van de tijd tot falen van spanning en temperatuur wordt met modellen beschreven, en het resultaat wordt naar gebruiksomstandigheden geëxtrapoleerd. Voor de temperatuur wordt meestal het Arrhenius-model gebruikt, en voor de veldafhankelijkheid van TDDB het E-model, het 1/E-model of andere. Omdat de extrapolatie een groot bereik overspant, kan de modelkeuze de voorspelde levensduur ordes van grootte veranderen, dus wordt vaak een conservatief model gekozen.

Test uw begrip

Welke uitspraak over TDDB (time dependent dielectric breakdown) is juist?

  1. AEen verschijnsel waarbij metaalatomen van de bedrading door stroom verplaatsen
  2. BEen verschijnsel waarbij soldeerverbindingen vermoeien door herhaalde temperatuurveranderingen
  3. CEen verschijnsel waarbij, als voortdurend een elektrisch veld op de gate-isolator wordt aangelegd, na verloop van tijd doorslag optreedt
Antwoord en toelichting tonen

Antwoord: C. Een verschijnsel waarbij, als voortdurend een elektrisch veld op de gate-isolator wordt aangelegd, na verloop van tijd doorslag optreedt

TDDB (Time Dependent Dielectric Breakdown) is het verschijnsel dat zelfs bij een veldsterkte waarbij het niet direct kapotgaat, bij langdurige belasting geleidelijk defecten in de isolerende laag ontstaan, en dat doorslag optreedt op het moment dat de defecten aaneengesloten tussen de elektroden een brug vormen. Hoe dunner de gate-isolator, hoe sterker het veld, dus het is een belangrijk betrouwbaarheidsitem. Het is ook een probleem bij low-k-lagen tussen bedrading. Verplaatsing van bedradingsatomen is elektromigratie en vermoeiing van soldeer is een defect door temperatuurcycli.

Welk verschijnsel is het, waarbij ladingdragers die door het sterke veld nabij de drain zijn versneld in de gate-isolator worden geïnjecteerd en de eigenschappen van de transistor verslechteren?

  1. ANBTI
  2. BHot-carrierinjectie (HCI)
  3. CLatch-up
Antwoord en toelichting tonen

Antwoord: B. Hot-carrierinjectie (HCI)

Wanneer ladingdragers die door het kanaal stromen door het sterke veld nabij de drain worden versneld, worden het energierijke hot carriers, waarvan een deel in de gate-isolator wordt geïnjecteerd of grensvlaktoestanden vormt. Hierdoor veranderen de drempelspanning en de aandrijfstroom. Het wordt onderdrukt met de LDD-structuur, waarbij de onzuiverheidsconcentratie aan de rand van de drain wordt verlaagd om het veld te verzwakken, en door verlaging van de voedingsspanning. NBTI is degradatie die ook zonder stroom optreedt en latch-up is het geleiden van een parasitaire thyristor.

Welk degradatieverschijnsel is het, waarbij de absolute waarde van de drempelspanning geleidelijk toeneemt als een negatieve gatespanning en hoge temperatuur voortdurend op een pMOS-transistor worden aangelegd?

  1. ANBTI
  2. BElektromigratie
  3. CESD
Antwoord en toelichting tonen

Antwoord: A. NBTI

NBTI (Negative Bias Temperature Instability) is een degradatie waarbij door een negatieve gatespanning en hoge temperatuur op een pMOS de Si-H-bindingen aan het Si/SiO2-grensvlak breken en grensvlaktoestanden toenemen, en ook positieve lading in de isolerende laag wordt opgeslagen, zodat de absolute waarde van de drempelspanning groter wordt. Omdat de werkingssnelheid van de schakeling over jaren geleidelijk daalt, wordt in het ontwerp rekening gehouden met een marge voor de degradatie. Kenmerkend is ook dat een deel herstelt als de belasting wordt weggenomen.

  1. Hoe heet de degradatie waarbij bij een nMOS-transistor met high-k/metal gate de drempelspanning verandert als langdurig een positieve spanning en hoge temperatuur op de gate worden aangelegd?
  2. Welke uitspraak over de aandachtspunten bij beoordeling is juist, doordat bij BTI-degradatie een deel van de verandering van de drempelspanning herstelt wanneer de belasting wordt weggenomen?
  3. Wat is de juiste reden dat bij levensduurbeoordeling van TDDB wordt getest met een hogere spanning dan de werkelijke gebruiksspanning?

Oefenvragen over Betrouwbaarheid

Belangrijke termen uitgelegd

TDDB (time-dependent dielectric breakdown)
Verschijnsel waarbij een isolatielaag waarop voortdurend spanning staat uiteindelijk doorslaat, ook bij een spanning lager dan de doorslagspanning. Wordt gebruikt om de levensduur van onder meer gate-oxide te beoordelen.
Hot-carrierinjectie (HCI)
Verschijnsel waarbij ladingdragers die door het sterke elektrische veld nabij de drain zijn versneld in de gate-isolator worden geïnjecteerd, wat degradatie veroorzaakt zoals verschuiving van de drempelspanning en afname van de aandrijfstroom.
NBTI
Degradatieverschijnsel waarbij de absolute waarde van de drempelspanning geleidelijk toeneemt als een negatieve spanning op de gate van een pMOS staat bij hoge temperatuur.
Grensvlaktoestanden (interface traps)
Energieniveaus in de bandkloof aan het grensvlak tussen halfgeleider en isolator, ontstaan door onder meer atomen met verbroken bindingen. Ze vangen en laten ladingdragers los en veroorzaken drift van de drempelspanning, lagere mobiliteit en ruis.
LDD-structuur
Afkorting van Lightly Doped Drain. Structuur waarbij alleen het gate-zijdige uiteinde van de drain een lagere doteringsconcentratie heeft, om het elektrische veld te verzwakken en degradatie door hot carriers te onderdrukken.
High-k/metal gate
Combinatie van een gate-isolator met hoge diëlektrische constante en een metalen gate-elektrode. Behoudt de gate-capaciteit en beperkt tegelijk de gate-lekstroom.
Weibull-verdeling
Kansverdeling die veel wordt gebruikt voor de analyse van levensduurgegevens. Afhankelijk van de vormparameter kan ze vroege uitval, toevallige uitval en slijtage-uitval beschrijven.
Arrheniusmodel
Model waarin de snelheid van een reactie of degradatie met de temperatuur verandert volgens exp(−Ea/kT). Wordt gebruikt om uit de resultaten van versnelde tests bij verhoogde temperatuur de levensduur bij de werkelijke gebruikstemperatuur te schatten.

Verwante vergelijkingen