TSV(シリコン貫通電極)란?

도전해 보기: TSV(シリコン貫通電極) 관련 문제

해설 속 TSV(シリコン貫通電極)

• TSV(Through-Silicon Via)는 실리콘 기판에 직경 수 µm~십수 µm의 구멍을 뚫고 도체를 채워 기판의 앞면과 뒷면을 전기적으로 연결하는 전극입니다.

  TSV(실리콘 관통 전극)에 대한 설명으로 올바른 것은?

• TSV는 식각과 보호막 증착을 번갈아 반복하는 보쉬 공정 등의 딥 식각으로 실리콘에 종횡비 10 정도의 구멍을 뚫고, 내면에 절연막과 배리어층, 시드층을 형성한 뒤 도금으로 구리 등을 매립하여 만듭니다.

  TSV의 일반적인 형성 공정으로 올바른 것은?

• TSV로 적층하는 칩은 구멍의 깊이를 억제하고 적층 후 전체 두께를 줄이기 위해 수십 µm 정도까지 얇게 만듭니다.

  TSV를 형성한 칩을 적층하기 위해 웨이퍼를 뒷면에서 연삭하여 얇게 만드는 두께의 기준으로 올바른 것은?

• 첨단 패키지에서는 TSV의 구멍 뚫기와 매립, 미세 재배선, 범프 형성, 박화 등을 웨이퍼 상태로 전공정에 가까운 장비와 기술로 수행합니다.

  TSV나 미세 재배선층 형성 등 전공정에 가까운 미세 가공 기술을 웨이퍼 상태에서 사용하는 첨단 패키지 공…

• TSV는 형성 시점에 따라 트랜지스터보다 먼저 만드는 비아 퍼스트, 트랜지스터 형성 후 다층 배선 전에 만드는 비아 미들, 배선 형성 후나 웨이퍼를 얇게 한 뒤 뒷면에서 만드는 비아 라스트로 나뉩니다.

  TSV를 형성하는 시점에 따른 분류에서, 트랜지스터를 형성한 뒤 다층 배선을 형성하기 전에 TSV를 만드는…

TSV(シリコン貫通電極)이(가) 나오는 문제 (13)

1. TSV(실리콘 관통 전극)에 대한 설명으로 올바른 것은?
2. TSV로 적층한 칩끼리, 또는 칩과 인터포저의 접속에 사용되는, 일반 솔더 볼보다 훨씬 작은 범프를 무엇이라 하는가?
3. TSV의 일반적인 형성 공정으로 올바른 것은?
4. TSV를 형성한 칩을 적층하기 위해 웨이퍼를 뒷면에서 연삭하여 얇게 만드는 두께의 기준으로 올바른 것은?
5. TSV나 미세 재배선층 형성 등 전공정에 가까운 미세 가공 기술을 웨이퍼 상태에서 사용하는 첨단 패키지 공정이 전공정과 후공정의 사이에 해당하기 때문에 불리는 이름은?
6. TSV를 형성한 웨이퍼를 수십 µm까지 얇게 하여 가공할 때, 깨짐이나 휨을 방지하기 위해 지지용 웨이퍼(캐리어)에 일시적으로 붙여서 다루는 기술은?
7. TSV를 형성하는 시점에 따른 분류에서, 트랜지스터를 형성한 뒤 다층 배선을 형성하기 전에 TSV를 만드는 방식은?
8. TSV 주위에 트랜지스터를 배치하지 않는 영역(키프아웃 존)을 두는 주된 이유는?
9. HBM(High Bandwidth Memory)에 대한 설명으로 올바른 것은?
10. 2.5D 실장에 사용되는 실리콘 인터포저의 역할로 올바른 것은?
11. 2.5D 실장과 3D 실장의 차이로 올바른 것은?
12. HBM에서 하나의 스택에 쌓을 수 있는 DRAM 다이의 수로 일반적인 것은?
13. 스마트폰 메모리 등에 오래전부터 사용되어 온, 여러 개의 칩을 조금씩 어긋나게 쌓고 각각을 와이어 본딩으로 기판에 연결하는 적층 방식은?

이 용어가 포함된 비교

• DDR, LPDDR, GDDR, HBM: DRAM 종류 비교DDR, LPDDR, GDDR, HBM을 표로 비교합니다. 대상 기기, 버스 폭, 속도, 대역폭, 전력, 패키징, 용량, 비용을 다룹니다.
• 2.5D vs 3D 패키징: 칩 집적 방식 비교2.5D와 3D 첨단 패키징을 표로 비교합니다: 구조, 인터커넥트, 대역폭, 발열, 복잡도, HBM과 CoWoS 같은 사례, 각각의 활용 시점.

관련 용어

HBM GPU BGA OSAT 2.5D実装 3D実装 再配線層(RDL) CoWoS UCIe シリコンインターポーザ