Lire une fiche technique

Dans la fiche technique d'un circuit intégré à deux alimentations, 1,0 V pour le cœur et 3,3 V pour les E/S, quelle est la principale raison pour laquelle l'ordre de mise sous tension est imposé ?

  1. AParce que l'ordre de mise sous tension détermine la limite supérieure de la fréquence de fonctionnement maximale que le produit peut atteindre de façon stable
  2. BParce qu'un mauvais ordre peut faire circuler des courants imprévus en interne, provoquant verrouillage (latch-up), destruction ou dysfonctionnement
  3. CParce que l'ordre n'influe que sur la consommation au démarrage, sans effet sur les fonctions ni sur la fiabilité
Afficher la réponse et l'explication

Réponse : B. Parce qu'un mauvais ordre peut faire circuler des courants imprévus en interne, provoquant verrouillage (latch-up), destruction ou dysfonctionnement

Dans un circuit intégré à plusieurs alimentations, lorsqu'une seule alimentation est présente, des courants imprévus peuvent circuler entre les alimentations ou à travers les diodes de protection des broches d'entrée/sortie. Ils peuvent provoquer un verrouillage (latch-up), la destruction d'éléments ou des dysfonctionnements dus à l'état indéterminé des circuits internes. La fiche technique indique des conditions telles que « mettre d'abord l'alimentation du cœur sous tension et couper dans l'ordre inverse » ou « maintenir la différence de tension entre alimentations en dessous d'une certaine valeur ». Sur la carte réelle, on réalise ce séquencement des alimentations à l'aide des broches de validation (enable) des régulateurs et des signaux power good.

S'entraîner sur ce thème Retour au thème

Autres questions sur Lire une fiche technique

  1. Que peut-il se produire lorsqu'un signal de 3,3 V provenant d'un autre circuit est appliqué sur une entrée d'un circuit intégré non alimenté ?
  2. Pour quelle raison principale la fiche technique recommande-t-elle de « placer un condensateur céramique de 0,1 µF au plus près de chaque broche d'alimentation » ?
  3. Le retard horloge → sortie du circuit intégré émetteur est de max 6 ns, le retard des pistes de la carte de 1 ns et le temps d'établissement (setup) du circuit intégré récepteur de 3 ns. En négligeant le décalage d'horloge, quelle est la fréquence d'horloge maximale utilisable ?
  4. Pour vérifier que le temps de maintien (hold) du récepteur est respecté, quelle valeur du retard horloge → sortie de l'émetteur faut-il utiliser ?
  5. Quelle est la définition usuelle du temps de propagation tPLH figurant dans la fiche technique d'un circuit intégré logique ?