Mémoire volatile qui stocke chaque bit dans une cellule composée d'un transistor et d'un condensateur, et qui a besoin d'un rafraîchissement périodique avant que la charge ne fuie. Elle sert de mémoire principale dans les PC et les serveurs.
Nom japonais: DRAM(ダイナミックRAM)
« DRAM (mémoire vive dynamique) » apparaît dans 91 questions d'entraînement réparties sur 16 thèmes, dont DRAM, Mémoires émergentes, Industrie et marché des semi-conducteurs.
Signification de DRAM et fonctionnement d'une cellule
DRAM signifie dynamic random-access memory (mémoire vive dynamique). Chaque bit est stocké dans une cellule 1T1C composée d'un transistor et d'un condensateur, la présence ou l'absence de charge sur le condensateur représentant 0 ou 1. Les cellules sont disposées en matrice aux croisements des lignes de mot et des lignes de bit ; quand la ligne de mot rend le transistor passant, le condensateur est relié à la ligne de bit. L'accès aléatoire signifie que l'on peut atteindre n'importe quelle adresse sans ordre imposé, et « dynamique » rappelle que la charge stockée fuit lentement, de sorte que les données doivent être réécrites périodiquement.
Lecture et rafraîchissement
Pour lire une cellule, on relie son condensateur à une ligne de bit amenée par précharge à environ la moitié de la tension d'alimentation. La charge se partage et produit une petite différence de tension qu'un amplificateur de lecture amplifie pour décider entre 0 et 1. Comme cette opération perturbe la charge stockée (lecture destructive), la tension amplifiée est réécrite dans la cellule. La charge se perd aussi par les fuites de jonction et sous le seuil, si bien que chaque rangée doit être lue et réécrite à intervalles réguliers : c'est le rafraîchissement. À titre indicatif, les normes jusqu'à la DDR4 imposent de rafraîchir toutes les rangées en 64 ms dans la plage de température normale, et la DDR5 en 32 ms, avec des intervalles plus courts à haute température.
DRAM, SRAM et mémoire flash
La SRAM forme un verrou avec six transistors : elle n'a donc pas besoin de rafraîchissement et s'accède en environ 1 ns, mais ses cellules sont grandes et son coût par bit est élevé. La petite cellule 1T1C rend la DRAM environ 20 fois plus dense que la SRAM, ce qui convient aux grandes mémoires principales, au prix de temps d'accès de quelques dizaines de nanosecondes, car il faut activer les rangées. La mémoire flash NAND est une mémoire non volatile, qui conserve les données hors tension et offre une capacité encore plus grande à moindre coût, mais elle écrit et efface lentement et ne supporte qu'un nombre limité de cycles de réécriture. Les systèmes construisent donc une hiérarchie mémoire avec de la SRAM pour les caches, de la DRAM pour la mémoire principale et des SSD pour le stockage.
Types de produits et défis de la miniaturisation
Les produits DRAM comprennent la DDR SDRAM pour les PC et les serveurs, la LPDDR basse consommation pour les smartphones et appareils similaires, la GDDR pour le graphisme et la HBM, qui empile plusieurs puces avec des TSV pour offrir un bus très large. Le défi central de la miniaturisation est de garder assez de charge sur le condensateur pour lire les données à mesure que les cellules rétrécissent. On a introduit pour cela des condensateurs cylindriques hauts et étroits, des isolants à forte permittivité (high-k) et des transistors à ligne de mot enterrée qui réduisent les fuites. La densité accrue entraîne aussi des problèmes de fiabilité comme le Rowhammer, où l'activation répétée d'une rangée fait basculer des données dans les rangées voisines.
S'entraîner : questions sur DRAM (mémoire vive dynamique)
Une cellule DRAM se compose d'un transistor et d'un condensateur (1T1C) et mémorise 1 bit selon la présence ou l'absence de charge dans le condensateur. Le condensateur est minuscule, environ 10 fF, et 0 et 1 se distinguent par une différence de seulement quelques dizaines de milliers d'électrons. Le faible nombre de composants donne une surface de cellule réduite, environ 6F², propice aux grandes capacités. Six transistors constituent la cellule SRAM, et le transistor à grille flottante celle de la mémoire flash.
CParce que la charge stockée dans le condensateur se perd progressivement par courant de fuite
Afficher la réponse et l'explication
Réponse : C. Parce que la charge stockée dans le condensateur se perd progressivement par courant de fuite
La charge du condensateur se perd peu à peu par fuite sous le seuil et fuite de jonction du transistor de cellule. Le rafraîchissement lit et réécrit les données avant qu'elles ne deviennent indiscernables ; toutes les rangées sont parcourues en 64 ms au plus selon les normes jusqu'à la DDR4, et en 32 ms au plus en DDR5. Pendant le rafraîchissement, la banque concernée est inaccessible et de l'énergie est consommée ; la charge augmente avec la capacité. La limite du nombre d'écritures est une caractéristique de la mémoire flash.
Questions fréquentes
Que signifie DRAM ?
Dynamic random-access memory, c'est-à-dire mémoire vive dynamique. On la dit dynamique parce que la charge stockée se perd avec le temps et doit être rafraîchie périodiquement, contrairement à la SRAM (static RAM), qui conserve ses données sans rafraîchissement tant qu'elle est alimentée.
Quelle différence entre DRAM et SRAM ?
La DRAM utilise une petite cellule 1T1C, ce qui permet de la fabriquer en grande capacité et à faible coût, mais elle a besoin de rafraîchissement et demande quelques dizaines de nanosecondes par accès. La SRAM utilise une cellule à six transistors qui n'a pas besoin de rafraîchissement et qui est rapide, mais elle occupe plus de surface. C'est pourquoi la DRAM sert de mémoire principale et la SRAM de cache du CPU.
La DRAM perd-elle ses données hors tension ?
Oui. La DRAM est volatile : quand l'alimentation est coupée, le rafraîchissement s'arrête et la charge fuit. Si les puces sont refroidies, les données peuvent toutefois persister de quelques secondes à quelques minutes, ce qu'exploitent les attaques par démarrage à froid (cold boot) pour lire des clés de chiffrement en mémoire.
« DRAM (mémoire vive dynamique) » dans les explications
Une cellule DRAM se compose d'un transistor et d'un condensateur (1T1C) et mémorise 1 bit selon la présence ou l'absence de charge dans le condensateur.
La DRAM mémorise l'information sous forme de charge ; hors tension, la charge n'est plus maintenue et les données sont perdues : c'est une mémoire volatile.
C'est pourquoi les normes DDR divisent par deux l'intervalle de rafraîchissement au-delà de 85 ℃, et certains mécanismes adaptent la fréquence de rafraîchissement à la valeur du capteur de température de la DRAM.
La DRAM, avec sa petite cellule 1T1C (environ 6F²), atteint une densité environ 20 fois supérieure à la SRAM 6T (environ 120 à 150F²), d'où un coût par bit plus faible.