Transistors avancés (FinFET et GAA)

Quelle est la définition du DIBL (Drain Induced Barrier Lowering) ?

  1. ALa rupture progressive du diélectrique de grille au cours du temps
  2. BLa migration des atomes métalliques des interconnexions sous l'effet du courant
  3. CL'abaissement de la barrière de potentiel côté source, et donc de la tension de seuil, lorsque la tension de drain augmente
Afficher la réponse et l'explication

Réponse : C. L'abaissement de la barrière de potentiel côté source, et donc de la tension de seuil, lorsque la tension de drain augmente

Lorsque la grille est courte, le champ électrique du drain s'étend jusqu'à proximité de la source et abaisse la barrière de potentiel entre la source et le canal. En conséquence, plus la tension de drain est élevée, plus la tension de seuil baisse et plus le courant de fuite à l'état bloqué augmente. Le DIBL s'exprime en « variation de seuil par volt de tension de drain (mV/V) » et est limité à quelques dizaines de mV/V ou moins dans les transistors avancés. Dans les amplificateurs, il réduit aussi la résistance de sortie.

S'entraîner sur ce thème Retour au thème

Autres questions sur Transistors avancés (FinFET et GAA)

  1. Comment ajuste-t-on la largeur de canal effective d'un transistor FinFET ?
  2. Quelle est la caractéristique du CFET (Complementary FET), étudié comme structure succédant au GAA ?
  3. Quel est l'un des principaux moyens d'ajuster la tension de seuil d'un transistor high-k/grille métallique ?
  4. Quelle est la définition du procédé gate-last (grille métallique de remplacement) ?
  5. Quel est l'avantage du transistor SOI totalement déplété (FD-SOI) ?

Comparatifs sur ce thème