DDR4 vs DDR5 : différences et intérêt de la mise à niveau
La DDR5 succède à la DDR4 : elle double environ le débit de départ, abaisse la tension et modifie l'organisation d'un module mémoire. Chaque module comporte deux sous-canaux indépendants de 32 bits, et le régulateur d'alimentation est déplacé sur le module. Elle ajoute aussi une correction d'erreurs à l'intérieur de la puce. Le revers est que la DDR5 et la DDR4 ne sont pas interchangeables, et que la latence plus élevée, mesurée en cycles d'horloge, fait que les gains réels dépendent de la charge de travail.
| Critère | DDR4 | DDR5 |
|---|---|---|
| Introduction | Vers 2014 | Vers 2020 à 2021 |
| Tension d'alimentation | 1.2 V | 1.1 V |
| Débit de données | 1 600 à 3 200 MT/s (vitesses standard) | À partir de 4 800 MT/s ; les vitesses standard atteignent 6 400 MT/s et au-delà |
| Bande passante d'un canal de 64 bits | Environ 25.6 GB/s à 3 200 MT/s | Environ 51.2 GB/s à 6 400 MT/s |
| Canaux par module | Un canal de 64 bits | Deux sous-canaux indépendants de 32 bits |
| Prefetch et longueur de rafale | Prefetch 8n, longueur de rafale 8 | Prefetch 16n, longueur de rafale 16 |
| Bancs | 16 bancs en 4 groupes de bancs (puces x8 typiques) | 32 bancs en 8 groupes de bancs |
| Capacité des puces | Jusqu'à 16 Gbit par puce | La spécification autorise jusqu'à 64 Gbit par puce |
| Correction d'erreurs | Pas de correction intégrée (les modules ECC ajoutent des puces supplémentaires) | ECC sur puce intégrée à chaque puce |
| Gestion de l'alimentation | Sur la carte mère | Sur le module (un PMIC) |
| Latence | Plus faible en cycles d'horloge | Plus élevée en cycles d'horloge, si bien que la latence en nanosecondes est d'abord comparable |
| Compatibilité | Son propre emplacement | Un emplacement différent : non interchangeable avec la DDR4 |
Les valeurs indiquées sont des ordres de grandeur typiques et varient selon la génération de procédé et le produit.