Français
Menu

DRAM

Quel est le principe correct du « préchargement 8n » (8n prefetch) utilisé notamment par la DDR4 SDRAM ?

  1. ALire en une fois dans la matrice interne des données huit fois plus larges et les sortir séquentiellement à haute vitesse sur les broches externes
  2. BEffectuer huit rafraîchissements d'un coup
  3. CÉcrire les mêmes données dans huit puces
Afficher la réponse et l'explication

Réponse : A. Lire en une fois dans la matrice interne des données huit fois plus larges et les sortir séquentiellement à haute vitesse sur les broches externes

La vitesse de la matrice de cellules variant peu d'une génération à l'autre, la DDR4 lit en interne, en un accès, des données de huit fois la largeur des broches (8n) et les envoie successivement par l'interface externe rapide. La longueur de rafale est donc de 8. La DDR5 utilise un préchargement 16n et double le débit externe sans accélérer l'intérieur. Ce mécanisme a doublé à chaque génération : DDR (2n), DDR2 (4n), etc.

S'entraîner sur ce thème Retour au thème

Autres questions sur DRAM

  1. Dans les DRAM de type DDR, quelle fonction intègre dans la puce DRAM des résistances de terminaison commutables, destinées à limiter les réflexions de signal ?
  2. Certaines cellules DRAM voient leur durée de rétention s'allonger et se raccourcir de façon irrégulière au cours du temps. Comment appelle-t-on ce phénomène ?
  3. Quelle est la principale raison d'utiliser une tension élevée (VPP), supérieure à la tension d'alimentation, pour piloter les lignes de mot DRAM ?
  4. Quelle est la constitution correcte d'une cellule mémoire 1 bit d'une DRAM courante ?
  5. Pourquoi une opération de rafraîchissement périodique est-elle nécessaire dans une DRAM ?

Comparatifs sur ce thème