Français
Menu

DRAM

Lors de la lecture d'une DRAM, pourquoi la variation de tension apparaissant sur la ligne de bit est-elle très faible ?

  1. AParce que la tension d'alimentation est très élevée
  2. BParce que la résistance de la ligne de bit est nulle
  3. CParce que la capacité du condensateur de cellule est bien plus petite que la capacité parasite de la ligne de bit
Afficher la réponse et l'explication

Réponse : C. Parce que la capacité du condensateur de cellule est bien plus petite que la capacité parasite de la ligne de bit

À la lecture, la charge de la cellule se partage avec la ligne de bit. La capacité de cellule Cs (environ 10 fF) étant inférieure à celle de la ligne de bit Cb (plusieurs fois à environ 10 fois plus), la variation de tension vaut environ (VDD/2)·Cs/(Cs + Cb), soit quelques dizaines à une centaine de mV seulement. Pour garantir ce rapport (rapport de transfert), on limite le nombre de cellules par ligne de bit afin de réduire Cb. L'amplificateur de lecture amplifie d'un coup cette faible différence par rétroaction positive pour déterminer 0/1.

S'entraîner sur ce thème Retour au thème

Autres questions sur DRAM

  1. Quel est le principe correct de la DRAM 3D, en recherche et développement comme moyen d'augmenter la capacité des futures DRAM ?
  2. Dans une DRAM, comment appelle-t-on le phénomène par lequel l'activation répétée d'une rangée en peu de temps peut inverser les données des rangées voisines ?
  3. Quels sont les principaux chemins de fuite qui déterminent la durée de rétention des données d'une cellule DRAM ?
  4. Que signifie le F de « 6F² », utilisé pour exprimer la surface d'une cellule DRAM ?
  5. Lors d'un accès DRAM, comment appelle-t-on l'opération qui ferme la rangée ouverte et ramène les lignes de bit au potentiel intermédiaire en vue de l'activation de la rangée suivante ?

Comparatifs sur ce thème