Français
Menu

DRAM

Quelle est la signification correcte de la latence CAS (CL) d'une DRAM ?

  1. AL'intervalle de rafraîchissement
  2. BLe nombre de cycles d'horloge entre la commande de lecture (adresse de colonne) et la sortie des données
  3. CLa tension d'alimentation de la DRAM
Afficher la réponse et l'explication

Réponse : B. Le nombre de cycles d'horloge entre la commande de lecture (adresse de colonne) et la sortie des données

La latence CAS est le nombre de cycles d'horloge entre la commande de lecture qui spécifie l'adresse de colonne et la sortie de la première donnée. Le temps réel vaut CL × période d'horloge : pour la DDR4-3200 CL22, 22 × 0,625 ns ≈ 13,75 ns, et pour la DDR3-1600 CL11, 11 × 1,25 ns ≈ 13,75 ns ; malgré des valeurs plus grandes, le temps est presque identique. La vitesse de la matrice de cellules variant peu d'une génération à l'autre, la valeur de CL augmente au fil des générations.

S'entraîner sur ce thème Retour au thème

Autres questions sur DRAM

  1. Quelle est la principale application de la norme DRAM appelée LPDDR ?
  2. Quelle caractéristique de la GDDR, utilisée comme mémoire graphique des GPU, est correcte ?
  3. Dans les transistors de cellule DRAM récents, quel est le principal objectif de la structure qui enterre l'électrode de grille dans une tranchée du substrat silicium (ligne de mot enterrée) ?
  4. Dans une DRAM, quelle est la principale raison de diviser l'adresse en adresse de rangée et adresse de colonne fournies successivement sur les mêmes broches ?
  5. Quel est le principal objectif de la division interne d'une DRAM en plusieurs banques ?

Comparatifs sur ce thème