Français
Menu

DRAM

Quelle fonction de correction d'erreurs interne à la puce DRAM a été adoptée par la DDR5 ?

  1. AECC intégré à la puce (on-die ECC)
  2. BRépartition de l'usure (wear leveling)
  3. CTRIM
Afficher la réponse et l'explication

Réponse : A. ECC intégré à la puce (on-die ECC)

Pour faire face à l'augmentation des défauts et erreurs de cellules liée à la miniaturisation, la DDR5 intègre un circuit de correction d'erreurs à l'intérieur de la puce DRAM (on-die ECC). Il ajoute 8 bits de contrôle à 128 bits de données et corrige les erreurs d'un bit dans la puce. Toutefois, seul le résultat corrigé est visible de l'extérieur et les erreurs survenant pendant le transfert ne sont pas couvertes ; les serveurs ont donc toujours besoin d'un ECC côté système.

S'entraîner sur ce thème Retour au thème

Autres questions sur DRAM

  1. Comment appelle-t-on la limitation de performances due au fait que l'amélioration de la bande passante et de la latence mémoire ne suit pas celle des performances des processeurs ?
  2. Quelle est la signification correcte de « RAM (Random Access Memory) » dans DRAM ?
  3. Dans les PC et serveurs, à quoi la DRAM sert-elle principalement ?
  4. Comment appelle-t-on le composant de mémoire de PC qui regroupe plusieurs puces DRAM sur une petite carte enfichable ?
  5. Quelle caractéristique désigne le « S (Synchronous) » de SDRAM ?

Comparatifs sur ce thème