Packaging avancé (3D et chiplets)

Dans la classification selon le moment de formation des TSV, quelle approche les réalise après la formation des transistors et avant celle des interconnexions multicouches ?

  1. AVia first
  2. BVia middle
  3. CVia last
Afficher la réponse et l'explication

Réponse : B. Via middle

Selon le moment de leur formation, les TSV se classent en via first (avant les transistors), via middle (après les transistors et avant les interconnexions multicouches) et via last (après les interconnexions ou après amincissement, depuis la face arrière). Le via middle, qui épargne aux TSV en cuivre les étapes à haute température des transistors (environ 1000 ℃) tout en facilitant leur raccordement aux interconnexions, est largement utilisé.

S'entraîner sur ce thème Retour au thème

Autres questions sur Packaging avancé (3D et chiplets)

  1. Quelle combinaison d'ordres de grandeur du pas des bornes reliant les puces entre elles est la plus appropriée ?
  2. Dans la fabrication des boîtiers sur plaquette en éventail, comment appelle-t-on le problème de déplacement des puces causé par l'écoulement de la résine ou son retrait au durcissement lors de l'encapsulation ?
  3. Quelle est la principale raison de prévoir autour des TSV une zone sans transistor (zone d'exclusion, keep-out zone) ?
  4. Quelle définition des chiplets est correcte ?
  5. Quelle définition du TSV (via traversant le silicium) est correcte ?

Comparatifs sur ce thème