Vluchtig geheugen dat elke bit opslaat in een cel van één transistor en één condensator en periodiek ververst (refresh) moet worden voordat de lading weglekt. Het wordt gebruikt als hoofdgeheugen in pc's en servers.
Japanse benaming: DRAM(ダイナミックRAM)
“DRAM (dynamic random-access memory)” komt voor in 89 oefenvragen uit 16 onderwerpen, bijv. DRAM, Opkomende geheugentechnologieën, Halfgeleiderindustrie en markt.
Vakgebied: DRAM
DRAM staat voor dynamic random-access memory. Elke bit wordt opgeslagen in een 1T1C-cel van één transistor en één condensator, waarbij de aan- of afwezigheid van lading op de condensator 0 of 1 voorstelt. De cellen liggen in een raster op de kruispunten van woordlijnen en bitlijnen; wordt de transistor via de woordlijn ingeschakeld, dan wordt de condensator met de bitlijn verbonden. Random access betekent dat elk adres bereikbaar is, ongeacht de volgorde, en dynamisch verwijst ernaar dat de opgeslagen lading langzaam weglekt, zodat de gegevens periodiek opnieuw geschreven moeten worden.
Om een cel te lezen wordt haar condensator verbonden met een bitlijn die via precharge op ongeveer de halve voedingsspanning is gebracht. De lading wordt verdeeld, en het kleine spanningsverschil dat daarbij ontstaat, wordt door een leesversterker versterkt om 0 of 1 te bepalen. Omdat dit de opgeslagen lading verstoort (destructief lezen), wordt de versterkte spanning naar de cel teruggeschreven. Lading gaat ook verloren door junctielekstroom en subthreshold-lekstroom, zodat elke rij met tussenpozen gelezen en opnieuw geschreven moet worden; dit heet verversen (refresh). Als richtwaarde eisen de standaarden tot en met DDR4 dat alle rijen in het normale temperatuurbereik binnen 64 ms worden ververst en DDR5 binnen 32 ms, met kortere intervallen bij hoge temperatuur.
SRAM bouwt een latch uit zes transistors, heeft dus geen refresh nodig en is in ongeveer 1 ns toegankelijk, maar de cellen zijn groot en de kosten per bit hoog. De kleine 1T1C-cel maakt DRAM ongeveer 20 keer dichter dan SRAM, wat het geschikt maakt voor groot hoofdgeheugen, ten koste van toegangstijden van enkele tientallen nanoseconden omdat rijen geactiveerd moeten worden. NAND-flashgeheugen is een niet-vluchtig geheugen, behoudt gegevens dus zonder voeding, en biedt nog grotere capaciteit tegen lagere kosten, maar schrijft en wist traag en verdraagt maar een beperkt aantal herschrijfcycli. Systemen bouwen daarom een geheugenhiërarchie met SRAM voor caches, DRAM voor het hoofdgeheugen en SSD's voor opslag.
DRAM-producten zijn onder meer DDR SDRAM voor pc's en servers, zuinig LPDDR voor smartphones en vergelijkbare apparaten, GDDR voor grafische toepassingen en HBM, dat meerdere dies met TSV's stapelt om een zeer brede bus te bieden. De centrale uitdaging bij verkleining is genoeg lading op de condensator te houden om de gegevens te kunnen lezen terwijl de cellen kleiner worden. Daarvoor zijn hoge, smalle cilindervormige condensatoren, isolatoren met een hoge diëlektrische constante (high-k) en transistors met begraven woordlijn die lekstroom verminderen ingevoerd. Hogere dichtheid brengt ook betrouwbaarheidsproblemen mee, zoals Rowhammer, waarbij het herhaald activeren van een rij gegevens in naburige rijen laat omslaan.
Antwoord: A. Eén transistor en één condensator
Een DRAM-cel bestaat uit één transistor en één condensator (1T1C) en slaat 1 bit op aan de hand van de aanwezigheid van lading in de condensator. De condensator is met circa 10 fF zeer klein, en een verschil van slechts enkele tienduizenden elektronen onderscheidt 0 en 1. Door het geringe aantal componenten is het celoppervlak met circa 6F² klein, wat geschikt is voor grote capaciteiten. Zes transistors vormen de celopbouw van SRAM en een transistor met floating gate die van flashgeheugen.
Antwoord: C. Omdat de in de condensator opgeslagen lading door lekstroom geleidelijk verloren gaat
De lading van de condensator gaat langzaam verloren door subthreshold-lekstroom en junctielekstroom van de celtransistor. Bij een refresh worden de gegevens gelezen en teruggeschreven voordat ze niet meer te onderscheiden zijn; volgens de specificatie worden tot en met DDR4 alle rijen binnen 64 ms doorlopen, en bij DDR5 binnen 32 ms. Tijdens de refresh is de betreffende bank niet toegankelijk en wordt vermogen verbruikt, zodat de belasting toeneemt naarmate de capaciteit groter wordt. Een bovengrens aan het aantal schrijfbewerkingen is een kenmerk van flashgeheugen.
Voor dynamic random-access memory. Het heet dynamisch omdat de opgeslagen lading na verloop van tijd verloren gaat en periodiek ververst moet worden, in tegenstelling tot SRAM (static RAM), dat zijn gegevens zonder verversing behoudt zolang er voeding is.
DRAM gebruikt een kleine 1T1C-cel en kan daardoor groot en goedkoop worden gemaakt, maar heeft verversing nodig en vraagt enkele tientallen nanoseconden per toegang. SRAM gebruikt een cel van zes transistors die geen verversing nodig heeft en snel is, maar meer oppervlak inneemt. Daarom wordt DRAM gebruikt voor het hoofdgeheugen en SRAM voor CPU-caches.
Ja. DRAM is vluchtig: valt de voeding weg, dan stopt de verversing en lekt de lading weg. Worden de chips echter gekoeld, dan kunnen gegevens seconden tot minuten blijven bestaan, wat cold-boot-aanvallen uitbuiten om cryptografische sleutels uit het geheugen te lezen.
Een DRAM-cel bestaat uit één transistor en één condensator (1T1C) en slaat 1 bit op aan de hand van de aanwezigheid van lading in de condensator.
Welke opbouw is juist voor een geheugencel van 1 bit van ee…Om ook bij kleinere cellen een capaciteit van circa 10 fF te behouden, heeft DRAM de condensator driedimensionaal gemaakt.
Welke combinatie van driedimensionale structuren wordt gebr…DRAM slaat informatie op met lading en is vluchtig geheugen: bij uitschakelen van de voeding wordt de lading niet vastgehouden en gaan de gegevens verloren.
Welke eigenschap van DRAM is juist?Daarom halveert de DDR-norm het refresh-interval in het gebied boven 85 °C, en er bestaan ook mechanismen die de refreshfrequentie aanpassen aan de waarde van de temperatuursensor van het DRAM.
Wat gebeurt er gewoonlijk met de tijd dat DRAM-cellen gegev…DRAM heeft een kleine 1T1C-cel (circa 6F²) en kan circa 20 keer dichter worden gepakt dan 6T-SRAM (circa 120 tot 150F²), zodat de kosten per bit laag zijn.
Welke eigenschap van DRAM ten opzichte van SRAM is juist?Refresh HBM (high bandwidth memory) SSD (solid-state drive) Bitlijn MRAM Leesversterker (sense amplifier) ECC (foutcorrigerende code) GPU Niet-vluchtig geheugen Bank