Packaging avancé (3D et chiplets)

Quel point constitue souvent un défi particulier en intégration 3D, où les puces sont empilées verticalement ?

  1. ALes interconnexions deviennent trop longues
  2. BLes puces sont trop légères pour être fixées
  3. CL'échauffement dû à la chaleur dégagée par les puces empilées et sa dissipation
Afficher la réponse et l'explication

Réponse : C. L'échauffement dû à la chaleur dégagée par les puces empilées et sa dissipation

L'intégration 3D raccourcit les interconnexions, mais la superposition de puces qui chauffent piège la chaleur, et évacuer celle des puces internes devient difficile. La chaleur dégagée par unité de surface augmente avec le nombre de couches, et elle doit traverser plusieurs couches de collage et de silicium aminci pour s'échapper. La hausse de température dégradant les performances et la fiabilité, la conception thermique est essentielle, par exemple en plaçant la puce la plus dissipative côté dissipateur. Les interconnexions, elles, deviennent plus courtes.

S'entraîner sur ce thème Retour au thème

Autres questions sur Packaging avancé (3D et chiplets)

  1. Quelle définition du SiP (System in Package) est correcte ?
  2. Quel est le principal avantage de l'utilisation de piliers en cuivre (Cu pillars) à la place de billes de brasure en connexion flip-chip ?
  3. Comment appelle-t-on la couche d'interconnexion formée à la surface d'une puce ou d'une plaquette pour acheminer les électrodes jusqu'à l'emplacement des bornes externes ?
  4. Quelle approche, au lieu d'un grand interposeur silicium, noie un petit morceau de silicium uniquement à l'endroit des connexions entre puces pour obtenir des interconnexions à haute densité ?
  5. Quel avantage présente le substrat en verre, étudié pour remplacer les matériaux organiques dans les grands substrats de boîtier de prochaine génération ?

Comparatifs sur ce thème