Deutsch
Menü

Statischer, dynamischer und Wafer-Level-Burn-in im Vergleich

Burn-in ist ein Screening, bei dem Produkte bei hoher Temperatur und einer über dem Nennwert liegenden Spannung eingeschaltet werden, um frühausfallgefährdete Exemplare vor der Auslieferung auszusortieren. Beim statischen Burn-in werden nur Versorgungsspannung und feste Vorspannungen angelegt, ohne die Schaltung zu betreiben; die Anlage ist einfach, doch nur begrenzte Bereiche werden belastet. Beim dynamischen Burn-in werden Takt und Testmuster eingespeist und die internen Schaltungen betrieben, sodass ein größerer Bereich belastet werden kann. Der Wafer-Level-Burn-in unterscheidet sich in der Prozessstufe: Der Stress wird gesammelt im Waferzustand vor dem Vereinzeln aufgebracht, um defekte Chips vor dem Einbau ins Gehäuse zu finden.

MerkmalStatischer Burn-inDynamischer Burn-inWafer-Level-Burn-in
Art der BelastungBei hoher Temperatur werden nur Versorgungsspannung und feste Vorspannungen angelegt. Die Schaltung wird nicht betriebenBei hoher Temperatur und hoher Spannung werden Takt und Testmuster eingespeist; interne Knoten schalten dabei zwischen 0 und 1 umVersorgung und Signale werden über Kontaktelemente gleichzeitig an viele Chips auf dem Wafer angelegt
ProzessstufeNach dem Einbau ins GehäuseNach dem Einbau ins GehäuseVor dem Vereinzeln (im Waferzustand)
Typische BedingungenEtwa 125 °C, Versorgungsspannung über dem Nennwert, einige bis einige zehn StundenEtwa 125 °C, Versorgungsspannung über dem Nennwert, einige bis einige zehn StundenGleiches Prinzip der Beschleunigung durch Temperatur und Spannung. Die Bedingungen werden auf Produkt und Anlage abgestimmt
Belasteter BereichAuf Bereiche beschränkt, die durch feste Eingänge vorgespannt werden; viele interne Knoten bleiben in einem festen ZustandDurch Betrieb des Inneren über Scan, BIST o. Ä. lassen sich mehr Transistoren und Leitungen belastenJe nach Verfahren: nur Versorgung und Vorspannung oder Betrieb über chipinterne Selbsttestschaltungen o. Ä.
Leicht erkennbare DefekteSpannungsbeschleunigte Defekte in vorgespannten Bereichen, etwa Schwachstellen im Oxid oder SperrschichtleckströmeFrühausfälle lassen sich umfassender erkennen, auch in Bereichen, die erst im Betrieb belastet werdenChips mit Frühausfällen können vor dem Einbau ins Gehäuse erkannt werden
Anlagen und VorrichtungenEinfach: Burn-in-Boards, Ofen, NetzteilBoards mit Treibern zur Signalerzeugung und entsprechende Anlagen erforderlichSpezielle Kontaktelemente für die gesamte Waferfläche und Anlagen erforderlich; teuer
Überwachung des BetriebsNormalerweise nicht. Beurteilung durch einen elektrischen Test nach dem Burn-inEs gibt auch Verfahren, bei denen die Ausgänge währenddessen überwacht werdenJe nach Verfahren
KostenNiedrigEher hochVorrichtungen und Anlagen sind teuer, doch defekte Chips müssen nicht ins Gehäuse eingebaut werden
HauptproblemeGeringe StressabdeckungBei Produkten mit hoher Leistungsaufnahme starke Erwärmung; die Temperaturkontrolle ist schwierigZuverlässige Kontaktierung vieler Chips, Versorgungskapazität und Wärmeentwicklung des gesamten Wafers, Abtrennung defekter Chips
Typische AnwendungenProdukte mit einfachem Aufbau oder Produkte, bei denen Spannungsstress im Vordergrund stehtHochzuverlässige Produkte für Automobil und Server, etwa Logik-ICs, Speicher und ProzessorenMultichip-Gehäuse, die geprüfte Dies (KGD) benötigen, gestapelte Speicher, als Bare Die ausgelieferte Produkte

Die Zahlenwerte sind typische Größenordnungen und variieren je nach Prozessgeneration und Produkt.

Wann welche Variante?

Statischer Burn-in
Bei Produkten, deren Hauptdefekte sich auch ohne Betrieb der Schaltung durch Spannungsstress beschleunigen lassen, wenn Anlagenaufwand und Kosten gering bleiben sollen.
Dynamischer Burn-in
Wenn Produkte mit komplexen internen Schaltungen, bei denen viele Bereiche ohne Betrieb nicht belastet werden, zuverlässiger gescreent werden sollen.
Wafer-Level-Burn-in
Wenn vor dem Einbau ins Gehäuse als gut bestätigte Dies (KGD) benötigt werden, etwa bei Gehäusen mit mehreren gestapelten Chips, bei denen ein einziger Defekt das Ganze unbrauchbar macht.
Stellung im Testablauf
Der übliche Ablauf ist Wafertest, Montage, Endtest und Auslieferung; der Burn-in im Gehäuse liegt vor oder nach dem Endtest. Der Wafer-Level-Burn-in bringt den Stress bereits in der Wafertest-Stufe auf.

Häufige Fragen

Was ist der Unterschied zwischen statischem und dynamischem Burn-in?

Beim statischen Burn-in werden nur Versorgung und feste Vorspannungen angelegt, ohne die Schaltung zu betreiben. Beim dynamischen Burn-in werden interne Knoten durch Takt und Testmuster umgeschaltet, sodass mehr Transistoren und Leitungen belastet und Frühausfälle leichter erkannt werden.

Warum wird der Burn-in im Waferzustand durchgeführt?

Weil bei mehreren Chips in einem Gehäuse schon ein einziger defekter Chip das gesamte Gehäuse unbrauchbar macht. Wird der Burn-in im Waferzustand durchgeführt und werden Chips mit Frühausfällen vorab aussortiert, lassen sich ausschließlich als gut bestätigte Dies (KGD) montieren.

Verkürzt der Burn-in die Lebensdauer guter Produkte?

Ein geringer Teil wird verbraucht, doch die Bedingungen werden so gewählt, dass gute Produkte nur einen sehr kleinen Teil ihrer Verschleißlebensdauer verlieren. Ziel des Burn-in ist es, die Frühausfallphase der Badewannenkurve vor der Auslieferung zu durchlaufen und die Produkte in der Phase zufälliger Ausfälle mit niedriger Ausfallrate auszuliefern.

Verständnis prüfen

Welchen Zweck hat Burn-in?

  1. ADas Aussehen des Chips zu prüfen
  2. BDurch Belastung mit hoher Temperatur und Spannung Produkte, die Frühausfälle zeigen würden, vor der Auslieferung auszusondern
  3. CDie Schichtdicke des Wafers zu messen
Antwort und Erläuterung anzeigen

Antwort: B. Durch Belastung mit hoher Temperatur und Spannung Produkte, die Frühausfälle zeigen würden, vor der Auslieferung auszusondern

Burn-in ist ein Screening, bei dem Produkte einige Stunden bis einige zehn Stunden bei einer hohen Temperatur von etwa 125 ℃ und einer Spannung über dem Nennwert betrieben werden, damit Produkte mit latenten Defekten früh ausfallen und ausgesondert werden. Ziel ist es, die Frühausfallphase der Badewannenkurve vor der Auslieferung zu durchlaufen; es wird bei Produkten mit hohen Zuverlässigkeitsanforderungen, etwa für Automobile und Server, durchgeführt. Der Zweck unterscheidet sich von Sichtprüfung und Schichtdickenmessung.

Welche Kombination bezeichnet die drei Zeiträume der Badewannenkurve, die den zeitlichen Verlauf der Ausfallrate darstellt?

  1. AFrühausfallphase, Zufallsausfallphase und Verschleißausfallphase
  2. BEntwurfsphase, Fertigungsphase und Auslieferungsphase
  3. CPrototypphase, Serienphase und Wartungsphase
Antwort und Erläuterung anzeigen

Antwort: A. Frühausfallphase, Zufallsausfallphase und Verschleißausfallphase

Die Badewannenkurve besteht aus drei Phasen: der Frühausfallphase mit hoher Ausfallrate zu Beginn der Nutzung durch Fertigungsfehler, der Zufallsausfallphase mit niedriger, nahezu konstanter Ausfallrate und der Verschleißausfallphase, in der die Ausfallrate durch Degradation steigt; ihre Form ähnelt dem Querschnitt einer Badewanne. Frühausfälle werden durch Burn-in u. Ä. vor der Auslieferung beseitigt, und Verschleißausfälle werden so ausgelegt, dass sie erst nach der vorgesehenen Lebensdauer des Produkts auftreten. Entwurf, Fertigung und Auslieferung sind Phasen des Produktlebenszyklus, nicht Zeiträume der Ausfallrate.

Was ist KGD (Known Good Die), das beim Montieren mehrerer Chips in einem Gehäuse wichtig ist?

  1. AEin großer Chip
  2. BEin defekter Chip
  3. CEin Chip (Die), der vor der Montage als gut bestätigt wurde
Antwort und Erläuterung anzeigen

Antwort: C. Ein Chip (Die), der vor der Montage als gut bestätigt wurde

Werden mehrere Chips in ein Gehäuse eingebaut, ist das gesamte Gehäuse samt der übrigen guten Chips defekt, sobald auch nur ein defekter Chip enthalten ist. Werden beispielsweise acht Chips mit 99 % Gutausbeute gestapelt, sinkt die Wahrscheinlichkeit, dass alle gut sind, auf 0,99⁸ ≈ 92 %. Deshalb ist es wichtig, Chips zu verwenden, die bereits im Die-Zustand vor der Montage ausreichend getestet und als gut bestätigt sind (KGD); besonders bei HBM und Chiplets wird dies betont.

  1. Welcher Testablauf eines üblichen Halbleiterprodukts ist richtig?
  2. Welches Modell wird bei beschleunigten Tests, die die Lebensdauerprüfung durch Temperaturerhöhung verkürzen, häufig zur Beschreibung des Zusammenhangs von Temperatur und Lebensdauer verwendet?
  3. Welcher typische Zuverlässigkeitstest bewertet Lebensdauer und Ausfallrate, indem das Produkt lange bei hoher Temperatur betrieben wird?

Übungsfragen zu Test und Prüfung

Wichtige Begriffe erklärt

Burn-in
Test, bei dem Produkte unter Belastung wie hoher Temperatur und Spannung betrieben werden, um frühausfallgefährdete Teile vor der Auslieferung auszusondern.
Badewannenkurve
Kurve des zeitlichen Verlaufs der Ausfallrate. Sie besteht aus Frühausfall-, Zufallsausfall- und Verschleißausfallphase und hat die Form einer Badewanne.
KGD (Known Good Die)
Chip, der vor der Montage als funktionsfähig bestätigt wurde. Wichtig beim Stapeln mehrerer Chips in einem Gehäuse, da schon ein einziger defekter Chip das gesamte Gehäuse unbrauchbar macht.
Arrhenius-Modell
Modell, nach dem die Geschwindigkeit einer Reaktion oder Alterung mit der Temperatur wie exp(−Ea/kT) variiert. Aus Ergebnissen beschleunigter Tests bei erhöhter Temperatur wird die Lebensdauer bei tatsächlicher Einsatztemperatur abgeschätzt.
Wafertest (Probertest)
Schritt vor dem Vereinzeln, bei dem Prüfspitzen auf die Elektroden der einzelnen Chips auf dem Wafer aufgesetzt und die elektrischen Eigenschaften geprüft werden. Defekte Chips werden vor der Montage erkannt, und unnötige Montage wird vermieden.

Verwandte Vergleiche