LSI設計流程與EDA

在靜態時序分析中,訊號在時脈邊緣之後變化得太快,導致正反器無法正確保持先前資料的時序違反為下列何者?

  1. A建立時間違反
  2. B保持時間違反
  3. CDRC違反
查看答案與解析

正確答案:B. 保持時間違反

保持時間違反是指資料路徑太短,時脈邊緣之後資料沒有保持所需的時間,新資料在同一個邊緣就被擷取進去的違反。保持條件是比較同一個邊緣,不涉及週期,因此降低時脈頻率也無法解決,需插入延遲用的緩衝器來修正。路徑太長而來不及的是建立時間違反,DRC違反則是佈局的規則違反。

練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. 晶圓代工廠提供給設計者的設計規則、元件模型、單元庫等整套設計用資料,稱為什麼?
  2. 使用元件模型,詳細計算電晶體級電路電壓與電流的電路模擬器,代表性的是下列何者?
  3. 從以C語言或C++等撰寫的演算法描述,自動產生RTL的技術稱為什麼?
  4. 停止對未使用的電路區塊供應時脈,以減少無謂耗電量的低功耗設計手法為下列何者?
  5. 在靜態時序分析中發現建立時間違反時,適當的對策為下列何者?

這個領域的比較