時序分析與CDC

將建立時間的多週期路徑設為 N(N ≥ 2)時,保持時間通常也要將多週期路徑設為 N − 1。其理由何者正確?

  1. A保持時間的檢查邊緣也會隨建立時間一起往後移而變得過於嚴苛,因此要將其移回原位
  2. B將保持時間的檢查邊緣再往後移,以增加保持時間的餘裕
  3. C將該路徑的保持時間檢查排除於分析之外
查看答案與解析

正確答案:A. 保持時間的檢查邊緣也會隨建立時間一起往後移而變得過於嚴苛,因此要將其移回原位

STA預設是在建立時間取入邊緣的前一個邊緣檢查保持時間。將建立時間設為2個週期後,保持時間的檢查邊緣也會從時刻0移到1個週期後;若週期為 2.0 ns,資料不延遲 2.0 ns 以上才到達就會違規。將保持時間的多週期路徑指定為 N − 1 = 1,檢查邊緣便回到時刻0,與一般路徑的條件相同。這並不是取消保持時間的檢查。

練習這個領域 前往領域頁面

時序分析與CDC的其他題目

  1. 適合設定偽路徑(set_false_path)的路徑是哪一條?
  2. 在週期 2.0 ns、工作週期50%的時脈下,有一條在上升邊緣送出、在下降邊緣取入的路徑。若建立時間為 0.1 ns、時脈偏移為0,時脈→輸出延遲與組合電路延遲的總和容許的最大值是多少?
  3. 在週期 2.0 ns 的時脈下,有一條從在時刻0的上升邊緣輸出資料的正反器,到在時刻 1.0 ns 開啟(變為透通)、在時刻 2.0 ns 關閉之鎖存器的路徑。當資料在時刻 1.4 ns 到達鎖存器時,此鎖存器借用的時間(時間借用)是多少?
  4. 在以時脈與致能訊號的2輸入AND閘停止時脈的電路中,STA的時脈閘控檢查所確認的內容何者正確?
  5. 在週期 2.0 ns 的時脈下,輸入端子設定了 set_input_delay 0.6 ns。若內部正反器的建立時間為 0.1 ns,並忽略時脈的延遲與時脈偏移,從輸入端子到正反器的晶片內部路徑容許的最大延遲是多少?