LSI設計流程與EDA

在靜態時序分析中發現建立時間違反時,適當的對策為下列何者?

  1. A簡化路徑上的邏輯,或換成驅動力較大的單元以減少延遲
  2. B在路徑上加入延遲用的緩衝器以增加延遲
  3. C提高時脈頻率
查看答案與解析

正確答案:A. 簡化路徑上的邏輯,或換成驅動力較大的單元以減少延遲

建立時間違反是資料路徑太長,在下一個時脈前資料來不及抵達的違反。可藉由減少邏輯級數、換成驅動力較大或臨界電壓較低的快速單元、拉近擺放位置以縮短佈線等方式減少延遲。降低時脈頻率也能解決,但效能會下降。加入延遲用緩衝器是保持時間違反的對策,而提高頻率會使違反更加惡化。

練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. 靜態時序分析要以改變製程變異、電源電壓、溫度組合的多種條件來進行,其理由下列何者正確?
  2. 從佈局繞線後的佈局中取出佈線電阻與電容的製程,稱為什麼?
  3. 在大規模SoC的驗證中,將設計好的電路放在專用硬體或FPGA上運作,並結合軟體進行高速驗證的方法為下列何者?
  4. 完成設計與驗證後,將光罩製作用的資料交付給製造方,稱為什麼?
  5. 在下線前的最終確認(sign-off)中,與時序驗證並行進行的電源佈線分析為下列何者?

這個領域的比較