時序分析與CDC

即使已進行STA與RTL模擬,仍需要以CDC驗證工具確認的理由,何者正確?

  1. ACDC驗證工具能比STA更精確地計算所有正反器的建立時間與保持時間
  2. B使用CDC驗證工具可自動將非同步時脈轉換為同步時脈
  3. CSTA會將非同步時脈間的路徑排除於分析之外,RTL模擬也不會重現亞穩態,因此找不到同步化的錯誤
查看答案與解析

正確答案:C. STA會將非同步時脈間的路徑排除於分析之外,RTL模擬也不會重現亞穩態,因此找不到同步化的錯誤

非同步時脈之間的路徑無法以STA決定時序,因此通常會以時脈群組的指定等方式排除於分析之外。此外,在RTL模擬中正反器一律確定為0或1,因此即使沒有同步器,看起來也能正確運作。CDC驗證工具會檢查電路的結構,找出沒有同步器的路徑、同步器前方的組合電路、多位元的個別同步化、再匯聚等問題。時序的計算是STA的職責。

練習這個領域 前往領域頁面

時序分析與CDC的其他題目

  1. 對非同步FIFO中將格雷碼指標傳到對方時脈域的路徑,若因為是非同步就不加限制(偽路徑),可能產生問題的理由何者正確?
  2. 在時脈週期為 2.0 ns 的同步電路中,發送端正反器的時脈→輸出延遲為 0.2 ns,組合電路的延遲為 1.4 ns,接收端正反器的建立時間為 0.1 ns。若時脈偏移為0,建立時間的餘裕是多少?
  3. 在正反器之間的路徑上,時脈→輸出延遲為 0.15 ns,組合電路的最大延遲為 2.2 ns,建立時間為 0.15 ns。忽略時脈偏移與時脈不確定性時,此路徑可運作的最大時脈頻率是多少?
  4. 關於STA報告中出現的WNS與TNS,下列說明何者正確?
  5. 有一條時脈週期 1.0 ns、時脈→輸出延遲 0.1 ns、組合電路延遲 0.85 ns、建立時間 0.08 ns 的路徑。當接收端正反器的時脈比發送端晚 0.05 ns 到達時,建立時間的餘裕是多少?