關於靜態時序分析（STA）的說明，下列何者正確？

正確答案：C. 不使用測試圖樣，而是計算電路各路徑的延遲，驗證是否滿足時序限制

STA是將電路所有訊號路徑（path）上單元與佈線的延遲累加計算，全面檢查是否滿足建立時間與保持時間等時序限制的方法。它不需要測試圖樣，連使用圖樣時會漏看的路徑也能完整確認，因此是大規模LSI時序驗證的核心。但它不會檢查邏輯是否正確，所以功能驗證必須另以模擬等方式進行。