LSI設計流程與EDA

在靜態時序分析中,為了考慮即使在同一晶片內,電晶體或佈線的延遲也會因位置而有變異,而將延遲乘上係數以保留餘裕的手法,稱為什麼?

  1. AOCV(晶片內變異)降額(derating)
  2. B時脈閘控
  3. C天線規則
查看答案與解析

正確答案:A. OCV(晶片內變異)降額(derating)

即使在同一晶片內,臨界電壓、佈線尺寸、電源電壓、溫度也會因位置而略有不同,使延遲產生變異。OCV對資料路徑與時脈路徑分別乘上不同的係數,例如在建立時間分析中假設資料較慢、擷取側時脈較快的最差組合。也會使用考慮路徑級數或距離的AOCV、POCV等精密手法。天線規則是防止加工過程中閘極受損的規則。

  • A. 正確。這是以係數考慮晶片內變異的手法。
  • B. 時脈閘控是減少耗電量的手法。
  • C. 天線規則是防止電漿加工時閘極受損的佈局規則。
練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. 不是在角落條件下組合最差值,而是將延遲變異視為機率分布,求出滿足時序之機率的分析手法為下列何者?
  2. 在時序限制(SDC)中,用來指定作為時脈抖動(jitter)或偏斜預估值等而事先從時脈週期扣除之餘裕的設定,為下列何者?
  3. 在靜態時序分析中,針對容易偏悲觀的一般分析結果,對違反的路徑依據實際訊號的傳遞方式詳細重新計算,以去除多餘餘裕的手法,稱為什麼?
  4. 在類比電路設計中,隨機地反覆給予製造變異所造成的電晶體特性變化來進行模擬,以估算效能分布與良率的手法為下列何者?
  5. 在電路的邏輯模擬方式中,只有在訊號的值發生變化(事件)時,才計算受其影響之部分的方式為下列何者?

這個領域的比較