LSI設計流程與EDA

在各種輸入轉換時間、負載電容、電壓、溫度的條件下,對標準單元的延遲與耗電量進行電路模擬並彙整成表的作業,稱為什麼?

  1. A下線(tape-out)
  2. B切割(dicing)
  3. C庫的特性化(characterization)
查看答案與解析

正確答案:C. 庫的特性化(characterization)

特性化是針對各單元,在改變輸入轉換速度與輸出負載電容的組合下,以電路模擬求得延遲與電力,並彙整成表(Liberty格式等)。由於要針對每個PVT角落進行,所以需要龐大數量的模擬。邏輯合成與靜態時序分析,是藉由查此表並內插,高速計算大規模電路的延遲。

  • A. 下線是交付製造資料。
  • B. 切割是將晶圓分割成晶片的製程。
  • C. 正確。這是量測單元特性並製成表的作業。
練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. 在靜態時序分析中,為了考慮即使在同一晶片內,電晶體或佈線的延遲也會因位置而有變異,而將延遲乘上係數以保留餘裕的手法,稱為什麼?
  2. 不是在角落條件下組合最差值,而是將延遲變異視為機率分布,求出滿足時序之機率的分析手法為下列何者?
  3. 在時序限制(SDC)中,用來指定作為時脈抖動(jitter)或偏斜預估值等而事先從時脈週期扣除之餘裕的設定,為下列何者?
  4. 在靜態時序分析中,針對容易偏悲觀的一般分析結果,對違反的路徑依據實際訊號的傳遞方式詳細重新計算,以去除多餘餘裕的手法,稱為什麼?
  5. 在類比電路設計中,隨機地反覆給予製造變異所造成的電晶體特性變化來進行模擬,以估算效能分布與良率的手法為下列何者?

這個領域的比較