時序分析與CDC

在STA中,建立時間與保持時間分別主要在哪種角落(corner)條件下確認,下列組合何者正確?

  1. A建立時間在快速角落(快速電晶體、高電源電壓),保持時間在慢速角落(慢速電晶體、低電源電壓)
  2. B建立時間在慢速角落(慢速電晶體、低電源電壓),保持時間在快速角落(快速電晶體、高電源電壓)
  3. C兩者都只要在標準(typ)角落確認,即可涵蓋量產品的變異
查看答案與解析

正確答案:B. 建立時間在慢速角落(慢速電晶體、低電源電壓),保持時間在快速角落(快速電晶體、高電源電壓)

建立時間違規發生在資料太慢時,因此延遲最大的慢速角落是最差情況。保持時間違規發生在資料太快時,因此延遲最小的快速角落是最差情況。實際上時脈路徑的延遲也會同時變化,因此兩種檢查都要在多個角落進行。在先進製程中,可能發生低溫反而較慢的溫度反轉,溫度的選擇也需要注意。只用typ無法涵蓋量產品的變異。

練習這個領域 前往領域頁面

時序分析與CDC的其他題目

  1. 作為OCV降額(derating),在建立時間分析中將發送端時脈路徑與資料路徑的延遲乘以1.1倍,接收端時脈路徑的延遲乘以0.9倍。當發送端時脈路徑為 1.0 ns、資料路徑(含時脈→輸出)為 1.5 ns、接收端時脈路徑為 1.0 ns(無共同部分)、週期為 3.0 ns、建立時間為 0.1 ns 時,建立時間的餘裕是多少?
  2. 在使用OCV降額的STA中,當發送端與接收端的時脈路徑在中途之前為共同路徑時,所進行的CRPR(共同路徑悲觀消除)的說明何者正確?
  3. 在以週期 2.0 ns 的時脈運作的電路中,有一條資料到達時間(時脈→輸出延遲與組合電路延遲的總和)為 3.3 ns、建立時間為 0.1 ns 的路徑。此路徑只需每2個週期取入一次,因此將建立時間的多週期路徑設為2。建立時間的餘裕是多少?
  4. 將建立時間的多週期路徑設為 N(N ≥ 2)時,保持時間通常也要將多週期路徑設為 N − 1。其理由何者正確?
  5. 適合設定偽路徑(set_false_path)的路徑是哪一條?