Handeling waarbij de bitlijnen vóór het uitlezen van het geheugen vooraf worden opgeladen tot een vaste potentiaal (bij DRAM bijvoorbeeld de helft van de voedingsspanning). Bij DRAM duidt het ook op het sluiten van een geopende rij ter voorbereiding op de activering van de volgende rij.
Japanse benaming: プリチャージ
“Precharge” komt voor in 4 oefenvragen uit 2 onderwerpen, bijv. DRAM, SRAM en flashgeheugen.
Vakgebied: DRAM
Antwoord: C. Omdat de gegevens van een eenmaal geactiveerde rij in de sense amplifiers worden vastgehouden en alleen de kolom hoeft te worden gewisseld om te lezen
Wanneer een rij wordt geactiveerd, worden de gegevens van alle cellen van die rij naar de sense amplifiers gelezen en blijft de rij als pagina geopend. Bij dezelfde rij hoeft men niet opnieuw te activeren maar alleen het kolomadres te wijzigen (de tijd van de CAS-latentie), wat sneller is dan bij overgang naar een andere rij (precharge + activeren + kolomtoegang). De geheugencontroller verhoogt deze page hits door toegangen te herordenen, bijvoorbeeld door verzoeken voor dezelfde rij te groeperen.
Antwoord: B. Bewerkingen van verschillende banken laten overlappen en zo de effectieve toegangsprestaties verhogen
Rijactivering en precharge duren enkele tientallen ns. Wanneer het inwendige in meerdere banken is verdeeld, kan tijdens zulke bewerkingen in de ene bank een andere bank worden benaderd, waardoor wachttijd wordt verborgen en de overdrachtsefficiëntie toeneemt. DDR4 heeft 16 banken (vier bankgroepen) en DDR5 32 banken. Omdat in meerdere banken verschillende rijen geopend kunnen blijven, nemen ook de kansen op een page hit toe.
Bij dezelfde rij hoeft men niet opnieuw te activeren maar alleen het kolomadres te wijzigen (de tijd van de CAS-latentie), wat sneller is dan bij overgang naar een andere rij (precharge + activeren + kolomtoegang).
Waarom wordt bij DRAM de toegangstijd korter als achtereenv…Rijactivering en precharge duren enkele tientallen ns.
Wat is het belangrijkste doel van het verdelen van het DRAM…Voordat een andere rij wordt benaderd, sluit precharge de huidige rij en brengt de bitlijnen terug naar de middenpotentiaal (VDD/2).
Hoe heet de bewerking bij DRAM-toegang waarbij de geopende …Bij het lezen van SRAM worden eerst de twee bitlijnen van het paar tot de voedingsspanning voorgeladen (precharge); wanneer de cel met de wordlijn wordt geselecteerd, wordt de bitlijn aan de kant die een 0 vasthoudt via de toegangstransistor een beetje ontladen.
Hoe heet de bewerking waarbij bij het lezen van SRAM de bit…Bitlijn Bank Leesversterker (sense amplifier) Via Numerieke apertuur (NA) 1T1C-cel CAS-latency DDR SDRAM DIMM ECC (foutcorrigerende code)