Nederlands
Menu

DRAM versus SRAM: structuur, snelheid, kosten en toepassingen vergeleken

DRAM slaat elke bit op als lading op een kleine condensator en is daardoor compact en goedkoop te maken, maar heeft periodiek een refresh nodig. SRAM slaat elke bit op in een latch van transistors en is daardoor sneller en heeft geen refresh nodig, maar neemt per bit meer oppervlak in beslag. Daarom wordt DRAM gebruikt als groot werkgeheugen en SRAM voor kleine, snelle caches.

KenmerkDRAMSRAM
OpslagprincipeEén transistor en één condensator (1T1C). De aan- of afwezigheid van lading op de condensator vertegenwoordigt 0 en 1Meestal zes transistors (6T): een latch van twee kruisgekoppelde inverters plus twee toegangstransistors
RefreshVereist. De lading lekt weg, dus alle rijen worden met vaste tussenpozen (doorgaans binnen 64 ms) gelezen en teruggeschrevenNiet nodig. De latch houdt de data vast zolang de voeding aanstaat
Zonder voedingDe data gaat verloren (vluchtig)De data gaat verloren (vluchtig)
Oppervlak per bitKlein (celoppervlak ongeveer 6F², waarbij F de minimale structuurgrootte is)Groot (tien keer of meer dan bij DRAM)
SnelheidLangzamer. Een rij moet worden geactiveerd en later worden voorgeladen (precharge), waardoor een toegang enkele tientallen nanoseconden duurtSnel. SRAM op de chip is toegankelijk in ongeveer een nanoseconde (enkele klokcycli)
Kosten per bitLaagHoog (door het grotere oppervlak)
Vermogen in standbyOok in standby is refresh nodig (te beperken met self-refresh)Geen refresh nodig, maar lekstromen van transistors tellen op in grote arrays
ProductieprocesGebruikt diepe condensatorstructuren en high-k-diëlektrica en wordt gemaakt in speciale geheugenfabriekenWordt gemaakt met een standaard CMOS-logicaproces en kan op dezelfde chip als de processor worden geplaatst
Typische capaciteitEnkele tot enkele tientallen gigabits per chipEnkele kilobytes tot enkele tientallen megabytes per cacheniveau van een processor
Belangrijkste toepassingenWerkgeheugen (DDR, LPDDR) en grafisch geheugen (GDDR, HBM)CPU- en GPU-caches, registerbestanden en kleine snelle buffers op de chip

De getalswaarden zijn typische ordegroottes en variëren per procesgeneratie en product.

Wanneer welke variant?

DRAM
Wanneer veel geheugen tegen lage kosten nodig is en enige vertraging acceptabel is. Werkgeheugen van pc's, servers en smartphones en grafisch geheugen van GPU's.
SRAM
Wanneer de capaciteit klein mag zijn maar snelheid voorop staat. CPU-caches, registerbestanden en kleine buffers waarvoor geen refresh-schakeling gewenst is.
Combinatie
Echte computers gebruiken beide. Veelgebruikte data staat in een snelle SRAM-cache, zodat de vertraging van het tragere DRAM wordt verborgen.

Veelgestelde vragen

Is SRAM sneller dan DRAM?

Ja. SRAM houdt elke bit vast in een latch van transistors, waardoor SRAM op de chip in ongeveer een nanoseconde toegankelijk is. Bij DRAM moet eerst een rij worden geselecteerd, wat enkele tientallen nanoseconden kost. Daarom gebruiken CPU-caches SRAM.

Waarom is DRAM goedkoper dan SRAM?

Een DRAM-cel bestaat uit slechts één transistor en één condensator, terwijl een SRAM-cel doorgaans zes transistors nodig heeft. Dankzij de kleinere cel passen op hetzelfde siliciumoppervlak veel meer bits, waardoor de kosten per bit dalen.

Waarom heeft DRAM refresh nodig?

De condensator van een DRAM-cel verliest geleidelijk lading, dus de data moet periodiek (doorgaans binnen 64 ms) worden gelezen en teruggeschreven voordat die verloren gaat. SRAM behoudt de waarde zolang de voeding aanstaat en heeft dus geen refresh nodig.

Zijn DRAM en SRAM niet-vluchtig?

Nee, geen van beide. De data verdwijnt als de voeding wegvalt. Niet-vluchtige geheugens zoals flash, MRAM en ReRAM bewaren data ook zonder voeding.

Test uw begrip

Welke eigenschap van DRAM ten opzichte van SRAM is juist?

  1. AHet is sneller dan SRAM en heeft geen refresh nodig
  2. BDe cel is klein en de kosten per bit zijn laag, maar refresh is nodig
  3. CGegevens blijven behouden als de voeding wordt uitgeschakeld
Antwoord en toelichting tonen

Antwoord: B. De cel is klein en de kosten per bit zijn laag, maar refresh is nodig

DRAM heeft een kleine 1T1C-cel (circa 6F²) en kan circa 20 keer dichter worden gepakt dan 6T-SRAM (circa 120 tot 150F²), zodat de kosten per bit laag zijn. Daar staat tegenover dat refresh nodig is en dat toegang door rijactivering en dergelijke enkele tientallen ns duurt, trager dan SRAM (circa 1 ns). Daarom wordt DRAM voor het hoofdgeheugen en SRAM voor de CPU-cache gebruikt, en ontstaat een geheugenhiërarchie die de voordelen van beide combineert.

Welke opbouw is juist voor een geheugencel van 1 bit van een gewoon DRAM?

  1. AEén transistor en één condensator
  2. BZes transistors
  3. CEén transistor met floating gate
Antwoord en toelichting tonen

Antwoord: A. Eén transistor en één condensator

Een DRAM-cel bestaat uit één transistor en één condensator (1T1C) en slaat 1 bit op aan de hand van de aanwezigheid van lading in de condensator. De condensator is met circa 10 fF zeer klein, en een verschil van slechts enkele tienduizenden elektronen onderscheidt 0 en 1. Door het geringe aantal componenten is het celoppervlak met circa 6F² klein, wat geschikt is voor grote capaciteiten. Zes transistors vormen de celopbouw van SRAM en een transistor met floating gate die van flashgeheugen.

Waarom is bij DRAM periodiek verversen (refresh) nodig?

  1. AOm de leessnelheid te verhogen
  2. BOmdat het aantal schrijfbewerkingen een bovengrens heeft
  3. COmdat de in de condensator opgeslagen lading door lekstroom geleidelijk verloren gaat
Antwoord en toelichting tonen

Antwoord: C. Omdat de in de condensator opgeslagen lading door lekstroom geleidelijk verloren gaat

De lading van de condensator gaat langzaam verloren door subthreshold-lekstroom en junctielekstroom van de celtransistor. Bij een refresh worden de gegevens gelezen en teruggeschreven voordat ze niet meer te onderscheiden zijn; volgens de specificatie doorloopt men gewoonlijk alle rijen binnen 64 ms. Tijdens de refresh is de betreffende bank niet toegankelijk en wordt vermogen verbruikt, zodat de belasting toeneemt naarmate de capaciteit groter wordt. Een bovengrens aan het aantal schrijfbewerkingen is een kenmerk van flashgeheugen.

  1. Wat is de juiste opbouw van een gebruikelijke SRAM-cel met zes transistors?
  2. Welke uitspraak over de eigenschappen van SRAM is juist?
  3. Wat is het meest geschikte hoofdgebruik van SRAM?

Oefenvragen over DRAM

Belangrijke termen uitgelegd

1T1C-cel
DRAM-geheugencel die één bit opslaat met één transistor en één condensator. De aan- of afwezigheid van lading op de condensator staat voor 0 en 1.
6T-SRAM-cel
SRAM-geheugencel die bestaat uit twee kruislings gekoppelde inverters (4 transistoren) en twee toegangstransistoren.
Refresh
Bewerking waarbij de data van DRAM periodiek worden uitgelezen en teruggeschreven voordat de lading van de condensatoren door lekkage verloren gaat.
Cachegeheugen
Snel geheugen met kleine capaciteit dicht bij de CPU. Het bewaart veelgebruikte gegevens en overbrugt het snelheidsverschil met het hoofdgeheugen. Wordt meestal met SRAM gemaakt.

Verwante vergelijkingen