Nederlands
Menu

Wat is Bitlijn?

Bedrading waarmee de data van geheugencellen worden gelezen en geschreven. Bij DRAM wordt de kleine potentiaalverandering op de bitlijn door de lading in de cel versterkt door een sense-versterker.

Japanse benaming: ビット線

“Bitlijn” komt voor in 14 oefenvragen uit 4 onderwerpen, bijv. SRAM en flashgeheugen, DRAM, Logische schakelingen.

Vakgebied: DRAM

Nu oefenen: vragen over Bitlijn

Waarom is de spanningsverandering op de bitlijn bij het lezen van DRAM zeer klein?

  1. AOmdat de voedingsspanning zeer hoog is
  2. BOmdat de weerstand van de bitlijn 0 is
  3. COmdat de capaciteit van de celcondensator veel kleiner is dan de parasitaire capaciteit van de bitlijn
Antwoord en toelichting tonen

Antwoord: C. Omdat de capaciteit van de celcondensator veel kleiner is dan de parasitaire capaciteit van de bitlijn

Bij het lezen wordt de lading van de cel gedeeld met de bitlijn. De cel-capaciteit Cs (circa 10 fF) is kleiner dan de bitlijncapaciteit Cb (enkele malen tot circa tien keer zoveel), dus de spanningsverandering is circa (VDD/2)·Cs/(Cs + Cb), slechts enkele tientallen tot ruim honderd mV. Om deze verhouding (overdrachtsverhouding) te waarborgen, wordt het aantal cellen per bitlijn beperkt om Cb klein te houden. De sense amplifier versterkt het kleine verschil met positieve terugkoppeling in één keer om 0 of 1 vast te stellen.

Hoe heet de bewerking bij DRAM-toegang waarbij de geopende rij wordt gesloten en de bitlijn wordt teruggebracht naar de middenpotentiaal ter voorbereiding op het activeren van de volgende rij?

  1. ARefresh
  2. BPrecharge
  3. CWissen
Antwoord en toelichting tonen

Antwoord: B. Precharge

Voordat een andere rij wordt benaderd, sluit precharge de huidige rij en brengt de bitlijnen terug naar de middenpotentiaal (VDD/2). Door vanaf de middenpotentiaal te beginnen, beweegt de spanning van de bitlijn zowel bij een 0 als bij een 1 van de cel evenveel omhoog of omlaag, wat het de sense amplifier gemakkelijker maakt te beslissen. Deze tijd is vastgelegd als tRP en maakt deel uit van de vertraging bij het wisselen van rij. De geheugencontroller kiest op basis van het toegangspatroon of een pagina open of dicht blijft.

“Bitlijn” in de toelichting

Vragen met “Bitlijn” (14)

  1. Waarom is de spanningsverandering op de bitlijn bij het lezen van DRAM zeer klein?
  2. Hoe heet de bewerking bij DRAM-toegang waarbij de geopende rij wordt gesloten en de bitlijn wordt teruggebracht naar de middenpotentiaal ter voorbereiding op het activeren van de volgende rij?
  3. Wanneer is de uitgang van een NOR-poort met 2 ingangen 1?
  4. Welke uitspraak over de leesbewerking van DRAM is juist?
  5. Welke lijn in de DRAM-celmatrix is verbonden met de gates van de celtransistors en selecteert de rij die wordt gelezen of geschreven?
  6. Wat betekent F in "6F²", dat wordt gebruikt om het celoppervlak van DRAM uit te drukken?
  7. Welke uitspraak over de kenmerken van NAND-flashgeheugen ten opzichte van NOR is juist?
  8. Wat is het representatieve gebruik van NOR-flashgeheugen?
  9. Hoe heet de bewerking waarbij bij het lezen van SRAM de bitlijnen vooraf worden opgeladen tot bijvoorbeeld de voedingsspanning?
  10. Wat is het juiste voordeel van de 8T-SRAM-cel, waarbij aan de 6T-SRAM transistors alleen voor lezen zijn toegevoegd?
  11. Welke methode in NAND-flash schrijft door herhaaldelijk schrijfpulsen met geleidelijk verhoogde spanning toe te passen en telkens de drempelspanning te controleren?
  12. Welk ontwerp is juist om bij een 6T-SRAM-cel te voorkomen dat de inhoud van de cel bij het lezen omslaat (leesverstoring)?
  13. Welk voorbeeld van “schrijfondersteuning” (write assist) om schrijffouten van SRAM bij lage spanning te voorkomen is juist?
  14. Welke uitspraak over het uitlezen van FeRAM van het condensatortype is juist?

Verwante termen

Leesversterker (sense amplifier) Via Precharge Numerieke apertuur (NA) CMOS Mobiliteit Refresh NAND-flashgeheugen Contact NOR-flashgeheugen

Naar de woordenlijst