Wat is ECC (foutcorrigerende code)?

Mechanisme dat redundante bits aan de gegevens toevoegt om bij het uitlezen foute bits te detecteren en te corrigeren. Wordt gebruikt in servergeheugen, flashgeheugen en binnen DDR5-chips.

Japanse benaming: ECC(誤り訂正符号)

“ECC (foutcorrigerende code)” komt voor in 11 oefenvragen uit 6 onderwerpen, bijv. DRAM, Hardwarebeveiliging, Logische schakelingen.

Vakgebied: DRAM

Nu oefenen: vragen over ECC (foutcorrigerende code)

Wat is de juiste werking van de foutcorrigerende code (ECC) in geheugen?

  1. AGegevens comprimeren om de capaciteit te vergroten
  2. BRedundante bits aan de gegevens toevoegen om bitfouten te detecteren en te corrigeren
  3. CGegevens versleutelen
Antwoord en toelichting tonen

Antwoord: B. Redundante bits aan de gegevens toevoegen om bitfouten te detecteren en te corrigeren

ECC is een mechanisme dat controlebits aan de gegevens toevoegt en bij het lezen fouten detecteert en corrigeert. Bij servergeheugen worden aan 64 bit 8 bit toegevoegd; de basis is SECDED, waarbij fouten van 1 bit worden gecorrigeerd en fouten van 2 bit worden gedetecteerd. Bij servers met nog hogere betrouwbaarheid bestaan er ook technieken zoals Chipkill, die zelfs het uitvallen van een complete chip opvangen. Bij DDR5 is ECC ook in de chip zelf ingebouwd.

Hoeveel chips zijn per rank nodig om met DRAM-chips met een databreedte van 8 bit (x8) een databus van 64 bit breed te vormen (zonder ECC)?

  1. A4 chips
  2. B64 chips
  3. C8 chips
Antwoord en toelichting tonen

Antwoord: C. 8 chips

64 bit ÷ 8 bit = 8, dus acht x8-chips naast elkaar die tegelijk worden benaderd geven een breedte van 64 bit. Bij x4-chips zijn het er 16 en bij x16 4. Modules met ECC voegen chips toe voor 8 controlebits, dus bij x8 9 chips (72 bit breed). Een DDR5-module is verdeeld in twee subkanalen van 32 bit en met ECC is elk subkanaal 40 bit breed.

“ECC (foutcorrigerende code)” in de toelichting

Vragen met “ECC (foutcorrigerende code)” (11)

  1. Wat is de juiste werking van de foutcorrigerende code (ECC) in geheugen?
  2. Hoeveel chips zijn per rank nodig om met DRAM-chips met een databreedte van 8 bit (x8) een databus van 64 bit breed te vormen (zonder ECC)?
  3. Wat is de waarde van het paritybit als aan de 7-bits data 1011001 een even-paritybit wordt toegevoegd?
  4. Welke uitspraak over een soft error in geheugen is juist?
  5. Welke functie, ingevoerd bij DDR5, corrigeert fouten in het DRAM-chip zelf?
  6. Sommige DRAM-cellen laten een gegevensbewaartijd zien die onregelmatig steeds langer en korter wordt. Hoe heet dit verschijnsel?
  7. Wat is de juiste reden dat bij multi-level-NAND-flash (MLC of TLC) de bitpatronen die aan naburige toestanden van de drempelspanning worden toegewezen zo worden gekozen dat ze slechts in 1 bit verschillen?
  8. Welke uitspraak over het ontwerpprobleem dat voortvloeit uit het stochastische karakter van het schrijven in STT-MRAM is juist?
  9. In welke omgeving is de kans op soft errors door neutronen van kosmische straling groter?
  10. Welke maatregel tegen Rowhammer bij DRAM is juist?
  11. Waarom wordt bij het maken van een sleutel uit een PUF een foutcorrectiemechanisme (zoals helper data) gecombineerd?

Verwante termen

Soft error Numerieke apertuur (NA) TLC (triple-level cell) Drempelspanning (threshold voltage) Gray-code STT-MRAM Rowhammer PUF (physically unclonable function) 1T1C-cel Bank

Naar de woordenlijst