Nederlands
Menu

Geavanceerde transistoren (FinFET, GAA)

Welke uitspraak over DIBL (Drain Induced Barrier Lowering) is juist?

  1. AHet verschijnsel dat de gate-isolator in de loop van de tijd doorslaat
  2. BHet verschijnsel dat metaalatomen in bedrading door stroom verplaatsen
  3. CHet verschijnsel dat de potentiaalbarrière aan de sourcezijde lager wordt naarmate de drainspanning hoger is, waardoor de drempelspanning daalt
Antwoord en toelichting tonen

Antwoord: C. Het verschijnsel dat de potentiaalbarrière aan de sourcezijde lager wordt naarmate de drainspanning hoger is, waardoor de drempelspanning daalt

Bij een korte gatelengte reikt het elektrische veld van de drain tot dicht bij de source en verlaagt het de potentiaalbarrière tussen source en kanaal. Daardoor daalt de drempelspanning naarmate de drainspanning hoger is en neemt de lekstroom in de uit-toestand toe. DIBL wordt uitgedrukt als 'verandering van de drempelspanning per 1 V drainspanning (mV/V)' en wordt bij geavanceerde transistoren beperkt tot enkele tientallen mV/V of minder. In versterkerschakelingen is het ook een oorzaak van een lagere uitgangsweerstand.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Geavanceerde transistoren (FinFET, GAA)

  1. Welke uitspraak over de manier om de effectieve kanaalbreedte van een FinFET in te stellen is juist?
  2. Welke uitspraak over de kenmerken van de CFET (Complementary FET), die als structuur na GAA wordt onderzocht, is juist?
  3. Wat is een van de belangrijkste middelen om bij high-k/metal-gate-transistoren de drempelspanning in te stellen?
  4. Welke uitspraak over het gate-last-proces (replacement metal gate) is juist?
  5. Welk voordeel van een volledig uitgeputte SOI-transistor (FD-SOI) is juist?

Vergelijkingen bij dit onderwerp