規格書的閱讀方法

規格書建議「將0.1 µF的陶瓷電容配置在盡量靠近各電源腳位處」,主要原因為何?

  1. A為了降低電源線的直流電阻,以減少IC的平均消耗電流
  2. B佈線越長,電容的靜電容量本身就會相應變小
  3. C為了減小佈線電感,抑制急遽電流變化所造成的電源電壓變動
查看答案與解析

正確答案:C. 為了減小佈線電感,抑制急遽電流變化所造成的電源電壓變動

數位電路在每次時脈時都會在短時間內從電源汲取大電流。從電源到IC的佈線有電感L,對電流變化會產生 L × di/dt 的電壓降。例如在2 nH的佈線上有0.1 A/ns的電流變化時,電源電壓會下降多達0.2 V。將電容放在腳位附近,就能由電容以較短的路徑供應這個電流。佈線長度並不會改變電容值本身,問題在於路徑的電感。

練習這個領域 前往領域頁面

規格書的閱讀方法的其他題目

  1. 發送端IC的時脈→輸出延遲為 max 6 ns、電路板佈線延遲為1 ns、接收端IC的建立時間為3 ns時,若忽略時脈的偏差,可使用的最高時脈頻率為多少?
  2. 確認是否滿足接收端的保持時間時,發送端的時脈→輸出延遲應使用哪一個數值?
  3. 邏輯IC規格書中傳播延遲 tPLH 的一般定義,下列何者正確?
  4. 邏輯IC的建議工作條件中,規定了輸入上升、下降緩慢程度的上限(例如 10 ns/V),主要原因為何?
  5. 在時序圖中,以上下兩條平行線描繪位址或資料匯流排,並在某些地方交叉成×形的標記方式,其意義何者正確?