費米分布和波茲曼分布是什麼？半導體電子的算法
半導體中運送電流的電子數，由能量「座位」的數量，以及這些座位被電子佔據的機率決定。表示這個機率的是費米分布（費米–狄拉克分布），機率剛好是一半的高度稱為費米能階。如果座位幾乎都是空的，就能用比較簡單的波茲曼分布形式 exp(−E/kT) 來計算。從這裡可以了解，為什麼電子數會隨溫度和能隙相差好幾個位數。
這篇文章可以了解
- 熱的大約值 kT（室溫約26 meV），以及波茲曼因子的意思
- 費米能階是什麼，費米分布是什麼形狀
- 什麼時候可以用波茲曼因子來近似費米分布
- 矽的電子數為什麼會隨溫度和能隙大幅改變
- 雜質讓費米能階移動的原因
- 漏電流和溫度的關係，以及電晶體「60 mV/dec」的極限
先備知識：「半導體是什麼？」中說明的能隙、n型和p型、電洞的大致意思。公式會先用文字說明再列出。
生活中的例子
手機和電腦的晶片，用久了會變熱。晶片變熱後，原本應該關閉的電晶體，漏出的電流會增加。漏出的電流會浪費電力，還會再產生熱。所以在設計晶片時，一定會估算高溫下的漏電流。
在省電電晶體的話題中，也常出現「60 mV/dec」這個數字。dec是decade的縮寫，指「10倍」。一般的電晶體在接近關閉的狀態下，要讓電流變成10倍，室溫下閘極電壓至少要改變約60 mV。
這兩件事的根源相同，都是「熱如何決定半導體中能運送電流的電子有幾個」的問題。這篇文章會依序看看這套「電子的算法」。
原理1：熱的大約值 kT 在室溫約為26 meV
物體中的原子和電子，一直因為熱而互相交換能量。這個能量的大約值，是絕對溫度T乘上波茲曼常數k的 kT。絕對溫度是攝氏溫度加上273.15的溫度，單位是K（克耳文）。
能量的單位使用 eV（電子伏特）。1 eV是1個電子被1 V的電壓推動時得到的能量。在室溫（300 K，約27 ℃）時，kT約為0.026 eV，也就是約26 meV（毫電子伏特）。
要比較的對象，是矽的能隙。這是電子從填滿電子的下面能帶，移到空著的上面能帶所需的能量高低差，在300 K約為1.12 eV。它的高度約是kT的43倍，所以只靠熱就越過高低差的電子，非常少。
原理2：波茲曼因子——每高1個kT，約變成2.7分之1
從熱得到能量的電子中，擁有較大能量的只有一部分。大致來說，能量每高出1個kT，能到達那裡的比例就減為約2.7分之1。2.7…這個數稱為e。
把這個比例寫成公式，就是波茲曼因子 exp(−E/kT)。E是到目標的能量高度，exp(−3) 是「e的−3次方」，也就是把2.7分之1乘3次的值。因為同樣的比例要乘很多次，高度只要稍微改變，結果就差好幾個位數。粒子數依這個因子分布的狀態，稱為波茲曼分布。
例如高度是kT的10倍時，約2萬分之1；20倍時，約5億分之1。化學反應和劣化的速度會隨溫度急遽改變，也是因為同一個因子。這部分在「阿瑞尼斯方程式是什麼？」中說明。
原理3：費米分布與費米能階
不過，電子有一個其他粒子沒有的規則。晶體中電子能使用的能量「座位」，1個座位最多只能有1個電子。這個規則稱為包立不相容原理。這裡為了簡化，把電子的方向（自旋）不同的情況，算成不同的座位。
溫度是絕對零度（0 K）時，電子會從低的座位依序填滿，某個高度以上就是空的。溫度上升後，交界附近的電子會因為熱移到稍高的座位，交界就變得模糊。模糊的寬度大約是kT的幾倍。
表示各個高度的座位被電子佔據的機率，稱為費米–狄拉克分布（費米分布）。而佔據機率剛好是一半的高度，稱為費米能階。比費米能階低很多的座位幾乎全滿，高很多的座位幾乎全空。這個標記只有一個確定的位置，是在溫度均勻、沒有從外部加電壓或光的「熱平衡狀態」時。
寫成公式，高度E的座位被佔據的機率 = 1 ÷ (1 + exp((E − EF) / kT))。EF是費米能階的高度。E = EF 時，exp(0) = 1，分母是2，機率就是1/2。
原理4：可以用波茲曼因子近似的時候
在比費米能階高很多的座位，分母中exp的部分會變得非常大。這時分母的「1 +」幾乎沒有作用，佔據機率就和 exp(−(E − EF) / kT) 幾乎相同。這正是原理2的波茲曼因子。
大致的標準，是比費米能階高出kT的3倍以上。這時兩者的差在5%以下，在室溫相當於比費米能階高約0.08 eV以上的座位。在幾乎全空的座位，2個電子幾乎不會搶同一個座位。所以可以不管「1個座位1個」的規則，像一般的粒子一樣計算。下面能帶的空位（電洞）也一樣。比費米能階低3kT以上的座位，變成空位的機率可以用波茲曼因子的形式計算。
一般的矽元件，大多在這個近似可以使用的範圍內工作。所以教科書裡的半導體公式，很多是用波茲曼因子的形式寫的。另一方面，在金屬或加入非常多雜質的矽中，費米能階會進入能帶附近或能帶之中。這時不能用近似，要直接用費米分布處理。這樣的半導體稱為簡併半導體。
原理5：純矽中的電子數
在純矽中，升到上面能帶的電子數，和留在下面能帶的空位（電洞）數會相等。從這個平衡可以知道，費米能階大約落在能隙的正中間。這樣一來，上面能帶的座位，比費米能階高出約0.56 eV，約是kT的22倍。
用波茲曼因子計算，上面能帶最低的座位被佔據的機率約為4×10⁻¹⁰。再乘上上面能帶邊緣附近的座位數，在300 K時每1 cm³約有1×10¹⁰個電子。這個數稱為本質載子濃度，寫成ni。矽原子在1 cm³中約有5×10²²個，所以約是5兆個中有1個。
ni的值依資料而有些不同，也有教科書使用1.45×10¹⁰或1.5×10¹⁰。最近的精密估算約為1.0×10¹⁰或9.65×10⁹。這是因為測量方法和計算用的數值不同，數量級都是一樣的。
從這個原理可以知道，ni對溫度非常敏感。在室溫附近，每上升10 ℃約變成2倍，從25 ℃到85 ℃約變成67倍。它對能隙也很敏感。在300 K時，能隙約0.66 eV的鍺約為2×10¹³，約1.42 eV的砷化鎵（GaAs）約為2×10⁶。因為能隙的一半是kT的幾倍，會進入波茲曼因子的指數中。
原理6：雜質讓費米能階移動
加入磷這樣的施體，上面能帶就會進來很多電子。上面能帶的座位被佔據的機率提高，所以「機率一半的高度」也就是費米能階，會靠近上面能帶。反過來，用硼這樣的受體增加空位，費米能階就會靠近下面能帶。
移動的量由波茲曼因子決定。計算起來，要讓上面能帶的電子變成10倍，只要把費米能階提高約60 meV（約kT的2.3倍）。例如每1 cm³加入10¹⁶個磷（原子500萬個中1個），電子就是ni的100萬倍。這是10倍乘6次，所以費米能階從正中間上升約0.36 eV。
即使如此，離上面能帶的邊緣還有約0.2 eV（約kT的8倍），所以波茲曼因子的近似仍然可以用。這時電洞會減少到每1 cm³約10⁴個。因為在熱平衡狀態下，電子數乘上電洞數會等於ni的平方。雜質超過每1 cm³ 10¹⁸個左右時，到能帶邊緣的距離會小於3kT，近似開始不成立。另外，溫度上升時ni會增加，所以即使雜質的量相同，費米能階也會往正中間回去。
影響1：溫度讓漏電流增加
在p型和n型的交界（PN接面）加上電流難以流動方向的電壓，也還是會漏出少許電流。這種漏電有一部分，是由熱產生的電子和電洞運送的。所以漏電流中，有和ni成正比的部分，也有和ni的平方成正比的部分，會隨溫度急遽增加。
最早的電晶體是用鍺做的，後來矽成為主流。原因之一就在這裡。能隙較大的矽，ni約是鍺的2000分之1，溫度上升也不容易漏電。能隙更大的碳化矽（SiC）和氮化鎵（GaN），則用在高溫、高電壓下使用的功率半導體。
影響2：60 mV/dec的極限
在晶片使用的電晶體（MOSFET）中，電子從稱為源極的端子進入，從稱為汲極的端子出去。關閉時，兩者之間有一道對電子而言的能量牆。稱為閘極的電極電壓，會讓這道牆升高或降低。詳細的構造在「電晶體是什麼？」中說明。
能越過這道牆的，只有源極的電子中，能量比牆還高的那些。牆頂比費米能階高很多，所以這些電子的數量由波茲曼因子決定。牆每降低kT（約26 meV），電流就變成約2.7倍；降低它的2.3倍、約60 meV，電流就變成10倍。
理想的電晶體中，閘極電壓提高1 V，對電子而言的牆剛好降低1 eV。所以要讓電流變成10倍，閘極電壓動約60 mV就夠了，比這更少則不夠。這個「讓電流變成10倍所需的閘極電壓」，稱為次臨界擺幅。導通和關閉交界的閘極電壓稱為臨界電壓，次臨界擺幅表示比它低的區域（次臨界區）中電流的變化方式。
實際的電晶體中，閘極電壓只有一部分作用在牆的高度上，所以會大於60 mV。另外，這個下限和kT成正比，在85 ℃會擴大到約71 mV。這個下限來自2個前提。一是運送電流的，是靠熱越過牆的電子。二是閘極電壓最多只能讓牆的高度改變和電壓相同的量。只要這2點成立，即使改變材料或尺寸，也無法降低。
這個極限造成困擾的，是漏電流和電源電壓之間的取捨。要把臨界電壓時的電流壓到10萬分之1，閘極電壓至少要降低0.3 V（60 mV×5）。所以臨界電壓很難降低，電源電壓也很難降低。
溫度的影響也能從這裡估算。假設有一顆電晶體，用比臨界電壓低0.3 V的電壓關閉，把它從25 ℃加熱到85 ℃。只用波茲曼因子的部分計算，漏電流約變成7倍。實際的元件中，還會加上臨界電壓隨溫度下降等因素，所以這個值只是大約值。
常見的誤解
誤解：費米能階上有很多電子
實際上，費米能階是表示「座位被佔據的機率剛好一半的高度」的標記，那裡不一定有電子。在純矽或一般的n型、p型中，費米能階位在能隙之中，也就是沒有座位的高度。在金屬中，費米能階周圍有很多電子，所以把它記成「電子填到的最上面」的人，容易這樣誤解。
誤解：波茲曼分布和費米分布，表示不同的現象
實際上，熱平衡狀態下電子佔據座位的方式一直都是費米分布，波茲曼因子是它的近似。只有在離費米能階kT的3倍以上的座位（上方幾乎全空、下方幾乎全滿）才能使用。因為教科書的公式大多用波茲曼因子的形式寫，看起來就像是另一條定律。在雜質多的部分或金屬中，必須回到費米分布。
誤解：60 mV/dec只要把電晶體做小或換材料，就能降低
實際上，這是由源極電子因熱造成的分散，也就是由溫度決定的極限。一般的電晶體靠熱越過牆的電子讓電流流動，再用閘極電壓直接移動牆。只要維持這個原理，不管怎麼改形狀或材料，室溫下都無法比60 mV/dec更陡。英文也稱為「Boltzmann tyranny」（波茲曼的束縛）。為了突破它，目前正在研究利用穿越牆的穿隧效應，或在內部放大閘極電壓的「負電容」的電晶體。
從數字來看
| 數字 | 是什麼的數字 |
|---|---|
| 約26 meV | 室溫（300 K）的kT。熱的大約值 |
| 約1.12 eV | 矽的能隙（300 K）。約kT的43倍 |
| 3kT（室溫約0.08 eV） | 比費米能階高出這個量以上的座位，和波茲曼因子的差在5%以下 |
| 約1×10¹⁰個/cm³ | 矽的本質載子濃度（300 K）。依資料約為0.97〜1.5×10¹⁰ |
| 約2倍 | 室溫附近，上升10 ℃時本質載子濃度的變化 |
| 約60 meV | 讓電子數變成10倍所需的費米能階移動量（室溫） |
| 約60 mV/dec | 室溫下次臨界擺幅的下限（85 ℃時約71 mV） |
60這個數字出現2次，並不是巧合。兩者都來自同一個計算：「用波茲曼因子讓數量變成10倍，能量要移動約kT的2.3倍」。
進一步學習
- 用語的詳細解說：費米能階（公式，以及在接面對齊的原理）／本質載子濃度／次臨界擺幅（和短通道效應的關係）
- 用圖來看：n型半導體的能帶圖／PN接面與空乏區
- 用表格看差異：本質半導體與雜質半導體的差異／n型與p型的差異／靜態功耗與動態功耗的差異
- 用數字試試看：本質載子濃度計算器（改變溫度和材料）／PN接面空乏層寬度計算器
- 同一個波茲曼因子的另一面：「阿瑞尼斯方程式是什麼？」