靜態功耗與動態功耗的差異：成因、公式、溫度依存、降低方法比較
CMOS 電路的功耗，可分為訊號切換時消耗的動態功耗，以及即使不切換也持續消耗的靜態功耗。動態功耗來自導線與閘極電容的充電與放電，以 P = αCV²f 表示。靜態功耗來自流過截止電晶體等的漏電流，溫度一升高就會急遽增加。隨著微縮使電源電壓與臨界電壓下降，靜態功耗所佔的比例變大了。
| 項目 | 靜態功耗 | 動態功耗 |
|---|---|---|
| 別名 | 漏電功耗 | 切換功耗 |
| 成因 | 截止電晶體的次臨界漏電、閘極漏電、接面漏電等 | 負載電容的充電與放電。有時也包含切換途中 pMOS 與 nMOS 同時導通的貫穿電流 |
| 公式（參考） | P = V × Ileak（Ileak：漏電流） | P = αCV²f（α：活動率，C：電容，V：電源電壓，f：頻率） |
| 電路停止時 | 只要有供電就會消耗 | 訊號不切換的話，幾乎為零 |
| 對電源電壓的依存 | 增加幅度超過與電壓成正比。因為 DIBL 等使漏電流本身也增加 | 與電壓的平方成正比 |
| 對頻率的依存 | 幾乎不依存 | 與頻率成正比 |
| 對溫度的依存 | 強。隨溫度呈指數增加，也會成為熱失控的原因 | 弱 |
| 對臨界電壓的依存 | 強。降低臨界電壓時，次臨界漏電呈指數增加（在室溫下每降低約 60 至 100 mV 約增加 10 倍） | 不直接依存。但臨界電壓高時，電路會變慢 |
| 降低方法 | 電源閘控、高臨界電壓的電晶體（多重 Vt）、待機中降低電壓、以 High-k／金屬閘極抑制閘極漏電 | 時脈閘控、DVFS、降低電源電壓、減少電容、降低活動率 |
| 微縮帶來的變化 | 由於臨界電壓隨電源電壓一起降低而急遽增加，成為不可忽視的比例。以 FinFET 等閘極控制力高的結構加以抑制 | 在 Dennard 微縮中，以相同比例縮小尺寸與電壓，可以維持功率密度固定。電壓變得難以降低後，功率密度的上升成為問題 |
| 影響顯著的情境 | 待機時間長的裝置、在高溫下運作的晶片 | 以高頻率頻繁動作時 |
數值為具代表性的大致參考值，會因世代或產品而異。