日本語
メニュー

モノリシック3D集積とは

ものりしっくすりーでぃーしゅうせき

1枚のウエハの上に、トランジスタの層を順番に積み重ねてつくる3次元集積。チップを貼り合わせて積む方式よりはるかに細かく層間を接続できるが、上の層を低温でつくる必要がある。逐次3D集積とも呼ぶ。

「モノリシック3D集積」は、1分野の2問の練習問題に出てきます(先端トランジスタ(FinFET・GAA)など)。

この用語の分野: 先端トランジスタ(FinFET・GAA)

チップの積層との違い

TSVやハイブリッドボンディングによる3D実装は、別々につくったチップやウエハを貼り合わせて積み重ねます。この場合、貼り合わせの位置合わせの精度や接続部の大きさで、層間の接続の密度が決まります。モノリシック3D集積では、1層目のトランジスタをつくったあと、その上に薄い半導体層を形成または貼り付け、2層目のトランジスタをリソグラフィで1層目に位置合わせしてつくります。層の間は通常の配線のビアと同程度の大きさで接続できるため、トランジスタや論理ゲートの単位で上下に分けて配置できるほど、密に接続できます。

上の層をつくる温度の制約

通常のトランジスタの製造では、注入した不純物を活性化する熱処理などで1000 ℃前後の高温を使います。しかし上の層をつくるときに同じ温度をかけると、下の層のシリサイドや配線が劣化し、トランジスタの特性も変わってしまいます。そのため上の層の工程は、おおむね500 ℃程度以下に抑える必要があり、レーザーによる短時間の加熱や低温での結晶成長などの技術が開発されています。CEA-Letiは、最高温度を500 ℃に抑えてつくったトランジスタや回路の結果を、2020年前後から報告しています。

CFETとの関係

層ごとに異なる種類のデバイスを積めることがモノリシック3D集積の特徴で、下の層にロジック、上の層にメモリやセンサの回路を積めば、配線を短くして速さと消費電力を改善できます。nMOSとpMOSを上下に積むCFETのうち、下段の上に貼り付けた層で上段を逐次つくる方式は、モノリシック3D集積の一種です。ただし、CFETの分野では、上下の段を1つの積層から一続きの工程で加工する方式を「モノリシックCFET」と呼ぶため、言葉の使い方に注意が必要です。

課題

低温でつくる上の層のトランジスタは、高温の工程を使える下の層と同じ性能を得にくく、層の間からの放熱も難しくなります。1枚のウエハの上に順につくるため、層ごとに検査して良品だけを組み合わせることはできず、どこかの層の不良が全体の歩留まりを下げます。層をまたぐ設計ツールも発展途上です。メモリでは3D NANDのようにセルの層を1枚のウエハ上に積む構造が量産されていますが、トランジスタの層を何層も重ねるロジックの製品は、2020年代半ばの時点ではまだ一般的ではありません。

モノリシック3D集積の練習問題に挑戦

モノリシック3D集積が、別々につくったチップを貼り合わせて積む3D実装より、層の間をはるかに高い密度で接続できる主な理由として正しいものはどれか。

  1. A上下の層をはんだのバンプでつなぐため
  2. B層の間を光の配線でつなぐため
  3. C上の層を下の層の上で直接つくり、リソグラフィで位置合わせするため、通常の配線のビアと同程度の大きさで接続できるから
答えと解説を見る

正解：C. 上の層を下の層の上で直接つくり、リソグラフィで位置合わせするため、通常の配線のビアと同程度の大きさで接続できるから

チップやウエハを貼り合わせる方式では、貼り合わせの位置合わせの精度や接続部の大きさで接続の密度が決まります。モノリシック3D集積では、1層目の上に薄い半導体層を形成または貼り付け、2層目のトランジスタをリソグラフィで位置合わせしてつくるため、層の間を配線のビアと同程度の細かさで接続できます。代わりに、下の層を傷めないよう、上の層はおおむね500 ℃以下でつくる必要があります。

よくある質問

モノリシック3D集積と、チップを積み重ねる3D実装の違いは何ですか?

3D実装は別々につくったチップを貼り合わせますが、モノリシック3D集積は1枚のウエハの上でトランジスタの層を順につくります。上の層をリソグラフィで位置合わせしてつくるため、層間をビアと同程度の細かさで接続できます。

上の層を低温でつくる必要があるのはなぜですか?

高温をかけると、すでにできている下の層のシリサイドや配線が劣化し、トランジスタの特性も変わってしまうためです。目安として500 ℃程度以下に抑えることが求められます。

逐次3D集積とは同じ意味ですか?

ほぼ同じ意味で使われます。層を1つずつ順に(逐次)つくることを強調した呼び方で、英語ではsequential 3D integrationと呼ばれます。

解説の中の「モノリシック3D集積」

「モノリシック3D集積」が出てくる問題(2問)

  1. モノリシック3D集積が、別々につくったチップを貼り合わせて積む3D実装より、層の間をはるかに高い密度で接続できる主な理由として正しいものはどれか。
  2. トランジスタの層をウエハの上に順に積み重ねてつくる、チップの貼り合わせによらない3次元集積の方式はどれか。

先端トランジスタ(FinFET・GAA)の参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

関連する用語

ビア 3D実装 TSV(シリコン貫通電極) CFET(相補型FET) EOT(等価酸化膜厚) SADP(自己整合ダブルパターニング) FD-SOI(完全空乏型SOI) ゲートラスト(リプレースメントメタルゲート) GAA(ゲートオールアラウンド) DTCO(設計・技術協調最適化)

用語集の一覧へ