Nederlands
Menu

DRAM

Waarom is de spanningsverandering op de bitlijn bij het lezen van DRAM zeer klein?

  1. AOmdat de voedingsspanning zeer hoog is
  2. BOmdat de weerstand van de bitlijn 0 is
  3. COmdat de capaciteit van de celcondensator veel kleiner is dan de parasitaire capaciteit van de bitlijn
Antwoord en toelichting tonen

Antwoord: C. Omdat de capaciteit van de celcondensator veel kleiner is dan de parasitaire capaciteit van de bitlijn

Bij het lezen wordt de lading van de cel gedeeld met de bitlijn. De cel-capaciteit Cs (circa 10 fF) is kleiner dan de bitlijncapaciteit Cb (enkele malen tot circa tien keer zoveel), dus de spanningsverandering is circa (VDD/2)·Cs/(Cs + Cb), slechts enkele tientallen tot ruim honderd mV. Om deze verhouding (overdrachtsverhouding) te waarborgen, wordt het aantal cellen per bitlijn beperkt om Cb klein te houden. De sense amplifier versterkt het kleine verschil met positieve terugkoppeling in één keer om 0 of 1 vast te stellen.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over DRAM

  1. Welke uitspraak over de gedachte achter 3D DRAM, dat als middel voor grotere capaciteit van toekomstig DRAM wordt ontwikkeld, is juist?
  2. Hoe heet het verschijnsel dat bij DRAM, als een rij in korte tijd vele malen wordt geactiveerd, de gegevens in naburige rijen kunnen omslaan?
  3. Welke lekpaden bepalen vooral de gegevensbewaartijd van DRAM-cellen?
  4. Wat betekent F in "6F²", dat wordt gebruikt om het celoppervlak van DRAM uit te drukken?
  5. Hoe heet de bewerking bij DRAM-toegang waarbij de geopende rij wordt gesloten en de bitlijn wordt teruggebracht naar de middenpotentiaal ter voorbereiding op het activeren van de volgende rij?

Vergelijkingen bij dit onderwerp