에피택셜 성장과 CVD의 차이: 결정·하지·온도·용도 비교
에피택셜 성장은 단결정 기판 위에 기판과 같은 결정 방위의 단결정 막을 키우는 기술입니다. 실리콘 에피택시는 대부분 CVD(화학 기상 증착)로 이루어지므로 둘은 대립하는 개념이 아닙니다. 에피택시는 기판의 결정을 이어받아 단결정을 키우는 CVD라고 볼 수 있습니다(MBE처럼 CVD가 아닌 방법도 있습니다). 이 표는 단결정을 키우는 에피택셜 성장과, 폴리실리콘·비정질 실리콘·산화막·질화막처럼 단결정이 아닌 막을 쌓는 일반 CVD를 비교합니다.
| 비교 항목 | 에피택셜 성장 | CVD(일반 성막) |
|---|---|---|
| 얻어지는 결정 | 아래 결정의 배열과 방위를 이어받은 단결정 | 다결정(폴리실리콘)이나 비정질. 실리콘 산화막과 질화막도 비정질입니다 |
| 하지 조건 | 본뜰 깨끗한 단결정 표면이 필요합니다. 다른 재료를 키우는 헤테로 에피택시에서는 격자 상수와 열팽창의 차이가 문제가 됩니다 | 단결정일 필요가 없습니다. 산화막, 금속, 패턴의 단차 등 가스가 닿는 곳이면 어디든 쌓입니다 |
| 성장 전 표면 처리 | 엄격합니다. 표면에 남은 두께 약 1 nm의 자연 산화막이나 탄소가 적층 결함 같은 결함의 씨앗이 됩니다. 실리콘에서는 보통 HF 세정 뒤 약 1,100 °C의 수소 베이크로 산화막을 제거합니다 | 아래층과 결정을 이을 필요가 없으므로, 산화막 제거는 일반적으로 에피택시만큼 엄격하지 않습니다 |
| 온도 경향 | 실리콘은 원료에 따라 다릅니다. 트리클로로실란으로 약 1,100~1,150 °C, 디클로로실란으로 약 1,000~1,100 °C, 실란으로 대략 600~900 °C. SiC는 약 1,500~1,650 °C를 사용합니다 | 방식에 따라 범위가 넓습니다. LPCVD 약 600~800 °C, 플라즈마 CVD 약 300~400 °C. 실란으로 만드는 실리콘은 약 580 °C 미만에서 비정질, 그 이상에서 다결정이 됩니다 |
| 대표 막 | 실리콘 에피택셜층, SiGe, SiC, GaN이나 GaAs 같은 화합물 반도체층 | 폴리실리콘, 비정질 실리콘, 실리콘 산화막(TEOS 등 원료), 실리콘 질화막, 텅스텐 |
| 도핑 제어 | 성장 중 포스핀이나 디보레인으로 인시투 도핑해 층마다 농도를 정하고 급준한 깊이 프로파일을 얻을 수 있습니다. 고농도 기판에서의 오토도핑을 억제해야 합니다 | 폴리실리콘은 인시투 도핑으로 도전성을 줄 수 있습니다. 절연막에서는 도핑이 주목적이 아닙니다 |
| 주요 용도 | 전력 소자의 저농도 드리프트층, CMOS용 에피 웨이퍼(p/p+ 등), CMOS 이미지 센서용 기판, 트랜지스터의 소스/드레인 올림 구조, SiGe HBT의 베이스, LED와 레이저의 다층 구조 | 층간 절연막, STI 매립, 스페이서, 하드 마스크, 폴리실리콘 게이트와 저항, 텅스텐 플러그 |
| 품질의 의미 | 적층 결함이나 전위 같은 결정 결함, 에피 두께와 비저항(도핑). 헤테로 에피택시에서 임계 두께를 넘으면 미스핏 전위가 생깁니다 | 두께 균일성, 스텝 커버리지, 막 밀도와 수소 등의 불순물, 막 응력 |
| 장비 | 300 mm 웨이퍼의 실리콘에서는 램프 가열 매엽식 반응로가 주류입니다. 화합물 반도체에는 MOCVD가 널리 쓰이고, 연구 등에서는 MBE도 씁니다 | 종형로에서 많은 웨이퍼를 한 번에 처리하는 LPCVD, 플라즈마 CVD, 갭 필용 HDP-CVD 등 |
수치는 대략적인 자릿수 기준이며, 공정 세대와 제품에 따라 달라져요.