Fan-in- vs. Fan-out-WLP: die Unterschiede

Bei beiden Packages werden Umverdrahtungslagen (RDL) und Lotkugeln noch im Waferverbund gefertigt und erst danach vereinzelt. Fan-in-WLP wird direkt auf dem ursprünglichen Wafer aufgebaut, daher lassen sich Anschlüsse nur innerhalb der Chipfläche platzieren, und das Package ist praktisch so groß wie der Chip. Bei Fan-out-WLP werden vereinzelte, als gut getestete Chips mit Abstand angeordnet und in Harz eingebettet, sodass ein rekonstituierter Wafer entsteht; danach wird die Umverdrahtung über die Chipfläche hinaus erweitert. So lassen sich viele Anschlüsse unterbringen und auch mehrere Chips zusammenfassen, doch es kommen Prozessschritte hinzu, und Verzug sowie Positionsabweichungen der Chips werden zum Problem.

MerkmalFan-in-WLPFan-out-WLP
Bereich der UmverdrahtungNur innerhalb der ChipflächeErweitert bis auf das Harz außerhalb des Chips
Package- und ChipflächeNahezu gleich (Chipgröße)Das Package ist größer
Anschlusszahl (Richtwert)Eher gering. Bestimmt durch Chipfläche und Kugelraster, einige bis einige hundertHoch. Da auch außerhalb des Chips Anschlüsse möglich sind, teils über tausend
Ausgangspunkt der FertigungDer ursprüngliche Bauelement-WaferRekonstituierter Wafer aus guten Chips, die auf einem Träger angeordnet und mit Moldmasse eingebettet werden (auch Verfahren auf Panels)
SubstratKeinesMeist keines. Die Umverdrahtungslagen übernehmen die Funktion des Substrats, daher sehr dünn (Hochleistungsprodukte werden teils zusätzlich auf ein Substrat gesetzt)
Mehrere ChipsNur ein ChipMehrere Chips und passive Bauteile lassen sich in einem Package zusammenfassen
HauptproblemeBei großen Chips verkürzt der Unterschied der Wärmeausdehnung gegenüber der Leiterplatte die Lebensdauer der LötstellenVerzug durch unterschiedliche Wärmeausdehnung von Silizium und Harz, Positionsabweichung der Chips beim Vergießen (Die Shift), feine Umverdrahtung auf dem Harz
KostenGünstig. Wenige ProzessschritteTeurer als Fan-in. Zusätzliche Schritte für Chipplatzierung, Molding und Umverdrahtung auf dem Harz
Typische AnwendungenKleine Chips etwa für Smartphones. Power-Management-ICs, HF-Bauteile, Sensoren, Audio-ICs usw.Anwendungsprozessoren für Smartphones, HF-Module, Integration mehrerer Chips und Verbindung leistungsfähiger Chiplets

Die Zahlenwerte sind typische Größenordnungen und variieren je nach Prozessgeneration und Produkt.

Wann welche Variante?

Fan-in-WLP
Wenn kleine Chips mit wenigen Anschlüssen möglichst klein und günstig gehäust werden sollen. Power-Management-ICs, Sensoren und HF-Bauteile in Mobilgeräten usw.
Fan-out-WLP
Wenn der Chip im Verhältnis zu seiner Fläche viele Anschlüsse hat, das Package dünn sein soll oder mehrere Chips in einem Package zusammengefasst werden sollen.
Unterscheidung
Passen die Anschlüsse in die Chipfläche, ist es Fan-in; passen sie nicht hinein und muss nach außen erweitert werden, ist es Fan-out.

Häufige Fragen

Was bedeuten „in“ und „out“ bei Fan-in und Fan-out?

Sie beziehen sich auf den Bereich, in den die Umverdrahtung die Anschlüsse führt. Bei Fan-in liegen die Anschlüsse nur innerhalb der Chipfläche (in), bei Fan-out wird die Verdrahtung bis auf das Harz außerhalb des Chips (out) erweitert und die Anschlüsse werden dort angeordnet.

Was ist ein rekonstituierter Wafer?

Ein waferförmiger Verbund, der für Fan-out hergestellt wird, indem gute Chips mit Abstand auf einem Träger angeordnet und mit Moldmasse eingebettet werden. Um die Chips herum entsteht ein Harzbereich, bis zu dem die Umverdrahtung erweitert werden kann.

Warum ist Verzug bei Fan-out-WLP ein Problem?

Silizium, Moldmasse und das Dielektrikum der Umverdrahtungslagen haben stark unterschiedliche Wärmeausdehnungskoeffizienten. Bei jedem Aushärten oder Erwärmen des Harzes führt die unterschiedliche Ausdehnung und Schrumpfung zu Verzug, was Belichtung, Handhabung und Löten erschwert.

Warum werden große Chips nicht als Fan-in-WLP gefertigt?

Das Package hat kein Substrat, das Silizium wird direkt auf die Leiterplatte gelötet. Je größer der Chip, desto größer die Dehnung, die der Unterschied der Wärmeausdehnung in den Lötstellen verursacht. Außerdem passen die Anschlüsse unter Umständen nicht mehr in die Chipfläche.

Verständnis prüfen

Welche Eigenschaft von Wafer-Level-Packages (WLP) ist korrekt?

  1. ADer Chip wird einzeln herausgetrennt, bevor das Gehäuse zusammengebaut wird
  2. BDer Chip wird mit Harz aufgeschmolzen und geformt
  3. CUmverdrahtung und Bildung der externen Anschlüsse erfolgen im Waferzustand, danach wird vereinzelt
Antwort und Erläuterung anzeigen

Antwort: C. Umverdrahtung und Bildung der externen Anschlüsse erfolgen im Waferzustand, danach wird vereinzelt

Beim WLP werden Umverdrahtungslagen und Lotkugeln im Waferzustand vor dem Dicing gemeinsam hergestellt und am Ende in einzelne Chips getrennt. Es gibt Fan-in, bei dem die Anschlüsse innerhalb der Chipfläche liegen, und Fan-out, bei dem ein rekonstruierter Wafer aus in Harz eingebetteten Chips erzeugt und die Verdrahtung über den Chiprand hinaus ausgedehnt wird. Fan-out kommt ohne Substrat aus und kann dünn sein, weshalb es auch für Smartphone-Prozessoren verwendet wird.

Welche Eigenschaft von Fan-out Wafer-Level Packaging (FOWLP) ist richtig?

  1. ADie Umverdrahtungslage wird über den Chip hinaus erweitert, sodass externe Anschlüsse auf einer größeren Fläche als der Chipfläche angeordnet werden können
  2. BDie Verbindung erfolgt ausschließlich per Drahtbonden
  3. CDas Gehäuse ist immer kleiner als der Chip
Antwort und Erläuterung anzeigen

Antwort: A. Die Umverdrahtungslage wird über den Chip hinaus erweitert, sodass externe Anschlüsse auf einer größeren Fläche als der Chipfläche angeordnet werden können

Beim FOWLP werden vereinzelte Chips in Moldmasse eingebettet und so ein rekonstruierter Wafer gebildet, auf dem eine über den Chip hinausreichende Umverdrahtungslage (RDL) hergestellt wird. Da externe Anschlüsse auf einer größeren Fläche als der Chipfläche platziert werden können, lassen sich auch bei kleinen Chips viele Anschlüsse anordnen, und weil kein Gehäusesubstrat benötigt wird, ist das Gehäuse dünn. FOWLP wird z. B. in Smartphone-Prozessoren eingesetzt. Die Verbindung erfolgt nicht per Draht, sondern über die Umverdrahtungslage, und das Gehäuse ist größer als der Chip.

Wie wird beim Fan-out-Wafer-Level-Packaging das waferförmige Gebilde genannt, bei dem vereinzelte Chips mit Abstand auf einem Träger angeordnet und mit Harz zu einem neuen Wafer vergossen werden?

  1. ASOI-Wafer
  2. BEpitaxie-Wafer
  3. CRekonstruierter Wafer (Reconstituted Wafer)
Antwort und Erläuterung anzeigen

Antwort: C. Rekonstruierter Wafer (Reconstituted Wafer)

Beim Fan-out-Verfahren werden im Test ausgewählte gute Chips mit Abstand auf einem Träger angeordnet, mit Moldmasse umgossen und zu einem Wafer neu geformt. Dieser wird als rekonstruierter Wafer bezeichnet. Da die Umverdrahtungslage auch auf dem sich über den Chip hinaus erstreckenden Harz ausgebildet werden kann, lassen sich externe Anschlüsse auf einer größeren Fläche als der Chipfläche anordnen, und da nur gute Chips verwendet werden, wird auch Ausbeuteverlust vermieden. SOI- und Epitaxie-Wafer sind Substrate des Front-End.

  1. Wie heißt das Problem bei der Fertigung von Fan-out-Wafer-Level-Packages, dass sich beim Verkapseln der Chips mit Harz die Chipposition durch Harzfluss und Schrumpfung beim Aushärten verschiebt?
  2. Wie wird die auf Chip- oder Waferoberfläche ausgebildete Verdrahtungslage genannt, die die Elektrodenpositionen zu den Positionen der externen Anschlüsse führt?
  3. Was ist das Hauptziel der Fertigung von Gehäusen im Nutzen auf einem großen rechteckigen Panel statt auf einem runden Wafer?

Übungsfragen zu Fortgeschrittene Technologien (3D-Integration, Chiplets)

Wichtige Begriffe erklärt

WLP (Wafer-Level-Package)
Gehäuse, bei dem Umverdrahtung und Bildung externer Anschlüsse bis zum Vereinzeln im Waferzustand erfolgen. Es ergibt ein kompaktes Gehäuse, das fast so groß wie der Chip ist.
Umverdrahtungslage (RDL)
Auf der Oberfläche von Chip oder Wafer gebildete Leiterbahnlage, die die Elektrodenpositionen zu den Positionen der externen Anschlüsse führt. Sie wird bei Fan-out-Gehäusen und Interposern verwendet.
CSP (Chip Size Package)
Sammelbegriff für Gehäuse, die auf nahezu die Größe des Chips miniaturisiert sind. Weit verbreitet in kleinen Geräten wie Smartphones.
KGD (Known Good Die)
Chip, der vor der Montage als funktionsfähig bestätigt wurde. Wichtig beim Stapeln mehrerer Chips in einem Gehäuse, da schon ein einziger defekter Chip das gesamte Gehäuse unbrauchbar macht.

Verwandte Vergleiche