Fortgeschrittene Technologien (3D-Integration, Chiplets)

Welche Eigenschaft von Fan-out Wafer-Level Packaging (FOWLP) ist richtig?

  1. ADie Umverdrahtungslage wird über den Chip hinaus erweitert, sodass externe Anschlüsse auf einer größeren Fläche als der Chipfläche angeordnet werden können
  2. BDie Verbindung erfolgt ausschließlich per Drahtbonden
  3. CDas Gehäuse ist immer kleiner als der Chip
Antwort und Erläuterung anzeigen

Antwort: A. Die Umverdrahtungslage wird über den Chip hinaus erweitert, sodass externe Anschlüsse auf einer größeren Fläche als der Chipfläche angeordnet werden können

Beim FOWLP werden vereinzelte Chips in Moldmasse eingebettet und so ein rekonstruierter Wafer gebildet, auf dem eine über den Chip hinausreichende Umverdrahtungslage (RDL) hergestellt wird. Da externe Anschlüsse auf einer größeren Fläche als der Chipfläche platziert werden können, lassen sich auch bei kleinen Chips viele Anschlüsse anordnen, und weil kein Gehäusesubstrat benötigt wird, ist das Gehäuse dünn. FOWLP wird z. B. in Smartphone-Prozessoren eingesetzt. Die Verbindung erfolgt nicht per Draht, sondern über die Umverdrahtungslage, und das Gehäuse ist größer als der Chip.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Fortgeschrittene Technologien (3D-Integration, Chiplets)

  1. Welcher Industriestandard für die Die-to-Die-Schnittstelle soll die Verbindung von Chiplets verschiedener Unternehmen ermöglichen?
  2. Was stellt beim 3D-Packaging mit vertikal gestapelten Chips besonders häufig eine Herausforderung dar?
  3. Welche Aussage zu SiP (System in Package) ist richtig?
  4. Was ist der Hauptvorteil von Kupfersäulen (Cu-Pillar) anstelle von Lotkugeln bei der Flip-Chip-Verbindung?
  5. Wie wird die auf Chip- oder Waferoberfläche ausgebildete Verdrahtungslage genannt, die die Elektrodenpositionen zu den Positionen der externen Anschlüsse führt?

Vergleiche zu diesem Thema