Fortgeschrittene Technologien (3D-Integration, Chiplets)

Wie wird beim Fan-out-Wafer-Level-Packaging das waferförmige Gebilde genannt, bei dem vereinzelte Chips mit Abstand auf einem Träger angeordnet und mit Harz zu einem neuen Wafer vergossen werden?

  1. ASOI-Wafer
  2. BEpitaxie-Wafer
  3. CRekonstruierter Wafer (Reconstituted Wafer)
Antwort und Erläuterung anzeigen

Antwort: C. Rekonstruierter Wafer (Reconstituted Wafer)

Beim Fan-out-Verfahren werden im Test ausgewählte gute Chips mit Abstand auf einem Träger angeordnet, mit Moldmasse umgossen und zu einem Wafer neu geformt. Dieser wird als rekonstruierter Wafer bezeichnet. Da die Umverdrahtungslage auch auf dem sich über den Chip hinaus erstreckenden Harz ausgebildet werden kann, lassen sich externe Anschlüsse auf einer größeren Fläche als der Chipfläche anordnen, und da nur gute Chips verwendet werden, wird auch Ausbeuteverlust vermieden. SOI- und Epitaxie-Wafer sind Substrate des Front-End.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Fortgeschrittene Technologien (3D-Integration, Chiplets)

  1. Welche Aussage zu Herausforderungen der Chiplet-Aufteilung ist richtig?
  2. Was ist das Hauptziel von Produkten, bei denen ein SRAM-Chip als Cache per Hybrid Bonding auf den Prozessorchip gestapelt wird?
  3. Mit welchem Verfahren werden Silizium-Interposer hergestellt, die größer sind als der maximal auf einmal belichtbare Bereich des Scanners (etwa 26 mm × 33 mm)?
  4. Welche Erklärung des Mechanismus, wie sich beim Hybrid Bonding mit Kupfer und Isolierschicht die Kupferelektroden miteinander verbinden, ist richtig?
  5. Bei der Klassifizierung von TSVs nach dem Zeitpunkt ihrer Herstellung: Welches Verfahren stellt den TSV nach der Transistorbildung, aber vor der Mehrlagenverdrahtung her?

Vergleiche zu diesem Thema