先端技術(3D実装・チップレット)

TSMCの2.5D実装技術で、AI向けのGPUとHBMをシリコンインターポーザの上に並べて接続する用途で広く使われているものはどれか。

  1. AInFO
  2. BEMIB
  3. CCoWoS
答えと解説を見る

正解：C. CoWoS

CoWoS(Chip on Wafer on Substrate)は、チップをウエハ状のインターポーザの上に載せ(Chip on Wafer)、それをパッケージ基板に載せる(on Substrate)2.5D実装技術です。AI向けのGPUとHBMの接続に広く使われ、AI需要の急増でその生産能力の拡大が大きな課題になりました。

  • A. InFOはTSMCのファンアウト型ウエハレベルパッケージです。
  • B. EMIBはIntelのシリコンブリッジ方式の技術です。
  • C. 正しい。GPUとHBMの接続に広く使われる2.5D実装です。
この分野を解く 分野ページへ

先端技術(3D実装・チップレット)のほかの問題

  1. TSMCが開発したファンアウト型ウエハレベルパッケージの技術で、2016年にスマートフォンのプロセッサで採用されて広く知られるようになったものはどれか。
  2. ウエハどうしを丸ごと貼り合わせるウエハ・オン・ウエハ(W2W)接合の課題として正しいものはどれか。
  3. 2.5D実装で、シリコンインターポーザの代わりに、有機材料の絶縁膜と銅配線を重ねた再配線層(RDL)のインターポーザを使う主な利点はどれか。
  4. HBM3までの世代で、HBMの1スタックあたりのデータバスの幅として正しいものはどれか。
  5. TSVを形成したウエハを数十µmまで薄くして加工するとき、割れや反りを防ぐために、支持用のウエハ(キャリア)に一時的に貼り付けて扱う技術はどれか。