掃描測試與內建自我測試（BIST）的差異：測試向量、測試機、對象、追加電路比較
掃描測試將晶片內的正反器串接成移位暫存器（掃描鏈），由外部的測試機送入測試向量，再取出電路的響應與期望值比較。測試向量由 ATPG 工具依據網表產生。BIST 則將產生測試向量的電路與判定結果的電路內建在晶片中，由晶片自己進行測試。量產測試中，一般的組合是邏輯使用掃描測試、內建記憶體使用記憶體 BIST，而 BIST 也可用於出貨後的自我診斷。
| 項目 | 掃描測試 | BIST（內建自我測試） |
|---|---|---|
| 基本概念 | 將正反器串接成掃描鏈，以移位送入測試向量，讓電路運作 1 次，再以移位取出結果進行比較 | 將產生測試向量的電路與判定響應的電路內建在晶片中，由晶片自己測試並輸出合格與否 |
| 測試向量的產生方式 | 由 ATPG 依據網表，產生鎖定固定型故障或轉態延遲故障的確定性測試向量 | 邏輯 BIST 以 LFSR 產生虛擬隨機測試向量。記憶體 BIST 以 March 測試等固定程序產生位址與資料 |
| 響應的判定 | 由測試機與期望值比較（使用測試壓縮時，比較在晶片內壓縮後的響應） | 邏輯 BIST 以 MISR 將響應壓縮成特徵值，再與期望值比較。記憶體 BIST 以比較器直接確認讀出的值 |
| 對測試機的依賴 | 測試向量與期望值存放在測試機的記憶體中。需要掃描用接腳，以及測試機的性能與記憶體容量 | 只需下達開始指令與讀出結果（透過 JTAG 等），使用簡單的測試機即可 |
| 主要對象 | 邏輯電路（組合電路與正反器） | 記憶體 BIST 為內建的 SRAM 等記憶體。邏輯 BIST 為邏輯電路 |
| 故障涵蓋率 | 針對鎖定的故障產生測試向量，因此容易提高 | 邏輯 BIST 以虛擬隨機向量難以偵測的故障容易殘留，需以插入測試點來彌補。記憶體 BIST 以配合記憶體故障模型的程序，可得到高涵蓋率 |
| 追加的電路 | 將正反器換成掃描正反器（附切換用多工器），並加上掃描鏈的配線 | 需要測試向量產生器、響應壓縮器與控制電路。邏輯 BIST 還需要整理電路，使其不會輸出不定值（X） |
| 測試時間 | 掃描鏈長時移位需要時間，也受測試機速度限制。以測試壓縮縮短 | 能以晶片內的時脈快速執行大量測試向量。邏輯 BIST 的測試向量數量較多 |
| 使用時機 | 以量產的晶圓測試與最終測試為主。也用於不良品的故障診斷 | 除了量產測試之外，也可用於電路板組裝後的檢查，以及出貨後開機時等的自我診斷 |
數值為具代表性的大致參考值，會因世代或產品而異。