先端技術(3D実装・チップレット)

チップレット化の課題として正しいものはどれか。

  1. Aチップ間をつなぐインターフェース回路の面積や消費電力、組立と検査の手間が増える
  2. Bチップの歩留まりが必ず下がる
  3. C異なるプロセスのチップを組み合わせられない
答えと解説を見る

正解:A. チップ間をつなぐインターフェース回路の面積や消費電力、組立と検査の手間が増える

チップレットでは、モノリシックならチップ内の配線で済んだ接続を、チップ間のインターフェース回路(PHY)を通して行う必要があり、その面積や消費電力、遅延が増えます。さらに先端パッケージの組立や、良品チップの選別、積層後の検査なども必要です。そのため、利点がこれらを上回る大規模なチップで採用が進んでいます。

  • A. 正しい。インターフェースや組立の負担が増えます。
  • B. チップを小さく分けることで、むしろ歩留まりは上がりやすくなります。
  • C. 異なるプロセスのチップを組み合わせられることが利点の一つです。
この分野を解く 分野ページへ

先端技術(3D実装・チップレット)のほかの問題

  1. プロセッサのチップの上に、キャッシュ用のSRAMのチップをハイブリッドボンディングで積み重ねる製品の主な狙いはどれか。
  2. 露光装置で一度に露光できる最大の範囲(約26 mm × 33 mm)より大きなシリコンインターポーザを製造するために用いられる方法はどれか。
  3. 銅と絶縁膜によるハイブリッドボンディングで、銅の電極どうしが接合される仕組みとして正しい説明はどれか。
  4. TSVを形成するタイミングによる分類で、トランジスタを形成したあと、多層配線を形成する前にTSVを作る方式はどれか。
  5. チップどうしを接続する端子の間隔(ピッチ)の目安の組み合わせとして最も適切なものはどれか。