PLL(位相同期回路)란?

ぴーえるえる

基準クロックとの位相差を検出して発振器を制御し、基準に同期した、整数倍などの周波数のクロックをつくる回路。CPUのクロック生成や無線の周波数合成に使われる。

일본어 명칭: PLL(位相同期回路)

PLL(位相同期回路)은(는) 아날로그·전자 회로 등 1개 분야의 연습 문제 2개에 나와요.

분야: 아날로그·전자 회로

도전해 보기: PLL(位相同期回路) 관련 문제

기준 클록에 위상을 맞추면서 그 정수배 등의 주파수를 갖는 클록을 만드는 회로는 무엇입니까?

  1. APLL(위상 동기 회로)
  2. B정류 회로
  3. C샘플 홀드 회로
정답과 해설 보기

정답: A. PLL(위상 동기 회로)

PLL은 위상 비교기, 루프 필터, 전압 제어 발진기(VCO), 분주기로 구성되며, VCO 출력을 분주한 신호와 기준 클록의 위상이 일치하도록 제어합니다. 분주비를 N으로 하면 기준의 N배 주파수를 얻을 수 있으며, 예를 들어 25 MHz 수정 발진자로부터 수 GHz의 CPU 클록을 만들 수 있습니다. 소수 분주(프랙셔널 N)로 세밀한 주파수도 합성할 수 있고, 무선의 국부 발진기나 고속 직렬 통신의 클록 복원에도 사용됩니다.

수정 발진기가 시계나 마이컴의 클록원으로 널리 사용되는 주된 이유는 무엇입니까?

  1. A출력 전력이 매우 크기 때문
  2. B수정 진동자의 Q값이 매우 높고 주파수가 정확하며 안정적이기 때문
  3. C주파수를 넓은 범위에서 자유롭게 바꿀 수 있기 때문
정답과 해설 보기

정답: B. 수정 진동자의 Q값이 매우 높고 주파수가 정확하며 안정적이기 때문

수정 진동자는 압전 효과를 이용한 기계적 공진자로, Q값이 수만~수십만으로 매우 높고 주파수 오차는 보통 ±수십 ppm 이내입니다. 시계용 32.768 kHz(2¹⁵ Hz)는 15번의 2분주로 1초를 만들 수 있어 사용됩니다. 온도 보상형(TCXO)은 ±1 ppm 이하, 항온조형(OCXO)은 더 높은 안정도를 얻을 수 있습니다. 대신 주파수를 거의 바꿀 수 없으므로, 가변으로 하려면 PLL과 조합합니다.

해설 속 PLL(位相同期回路)

PLL(位相同期回路)이(가) 나오는 문제 (2)

  1. 기준 클록에 위상을 맞추면서 그 정수배 등의 주파수를 갖는 클록을 만드는 회로는 무엇입니까?
  2. 수정 발진기가 시계나 마이컴의 클록원으로 널리 사용되는 주된 이유는 무엇입니까?

관련 용어

1/f雑音(フリッカ雑音) 仮想短絡(イマジナリーショート) 計装アンプ(インスツルメンテーションアンプ) 利得帯域幅積(GBW) 負帰還 時定数 熱雑音(ジョンソン雑音) 位相余裕(フェーズマージン) 差動増幅回路 CMRR(同相信号除去比)

용어집으로 돌아가기