클록 불확실성(Clock Uncertainty)란?

지터나 아직 확정되지 않은 클록 스큐의 예상분으로서 타이밍 분석에서 사용할 수 있는 시간에서 빼는 여유. SDC에서는 set_clock_uncertainty로 지정하며, 클록 트리가 만들어지기 전 단계에서는 스큐분까지 포함해 크게 설정한다.

일본어 명칭: クロックの不確かさ

클록 불확실성(Clock Uncertainty)은(는) IC 설계 흐름과 EDA 등 1개 분야의 연습 문제 1개에 나와요.

분야: 타이밍 분석과 CDC

도전해 보기: 클록 불확실성(Clock Uncertainty) 관련 문제

타이밍 제약(SDC)에서 클록 지터나 스큐 예상분 등으로서 클록 주기에서 미리 빼 두는 여유를 지정하는 것은 무엇인가?

A클록 불확실성(clock uncertainty)
B도즈량
C종횡비

정답과 해설 보기

정답: A. 클록 불확실성(clock uncertainty)

클록 불확실성은 클록 지터나 배치 배선 전에 예상하는 스큐 등의 영향을 타이밍 분석에서 여유로서 빼 두기 위한 설정입니다. 예를 들어 주기 1 ns에 불확실성이 50 ps이면 데이터는 0.95 ns에 도달해야 합니다. 설계 단계에 따라 값을 조정하며, 배치 배선 후에는 실제 클록 트리로 계산한 스큐로 대체하고 지터분만 남깁니다. 도즈량과 종횡비는 제조 용어입니다.

해설 속 클록 불확실성(Clock Uncertainty)

클록 불확실성은 클록 지터나 배치 배선 전에 예상하는 스큐 등의 영향을 타이밍 분석에서 여유로서 빼 두기 위한 설정입니다.
타이밍 제약(SDC)에서 클록 지터나 스큐 예상분 등으로서 클록 주기에서 미리 빼 두는 여유를 지정하는 것…

클록 불확실성(Clock Uncertainty)이(가) 나오는 문제 (1)

타이밍 제약(SDC)에서 클록 지터나 스큐 예상분 등으로서 클록 주기에서 미리 빼 두는 여유를 지정하는 것은 무엇인가?

클록 불확실성(Clock Uncertainty)란?

도전해 보기: 클록 불확실성(Clock Uncertainty) 관련 문제

타이밍 제약(SDC)에서 클록 지터나 스큐 예상분 등으로서 클록 주기에서 미리 빼 두는 여유를 지정하는 것은 무엇인가?

해설 속 클록 불확실성(Clock Uncertainty)

클록 불확실성(Clock Uncertainty)이(가) 나오는 문제 (1)

관련 용어