Français
Menu

Flot de conception de circuits intégrés et EDA

Quelle description du DRC (vérification des règles de dessin) en vérification de layout est correcte ?

  1. AVérifier que les connexions du schéma et du layout concordent
  2. BVérifier que le layout respecte les règles de fabrication comme la largeur et l'espacement minimaux
  3. CVérifier par simulation la fonction logique du RTL
Afficher la réponse et l'explication

Réponse : B. Vérifier que le layout respecte les règles de fabrication comme la largeur et l'espacement minimaux

Le DRC vérifie que les formes du layout ne violent pas les règles de dessin imposées par le procédé de fabrication : largeur, espacement, recouvrement et densité minimaux, etc. Dans les procédés avancés, les règles se comptent par milliers et sont vérifiées automatiquement par des outils. La concordance des connexions entre schéma et layout relève du LVS (Layout Versus Schematic), et la vérification de la fonction logique de la simulation. DRC et LVS sont obligatoirement réalisés avant la production des données de masque.

S'entraîner sur ce thème Retour au thème

Autres questions sur Flot de conception de circuits intégrés et EDA

  1. Quelle méthode confirme mathématiquement, sans simulation, que la logique du circuit est inchangée avant et après la synthèse logique ?
  2. Quelle description de la conception en cellules standard est correcte ?
  3. Quelle caractéristique du FPGA est correcte ?
  4. Quel est le principal objectif de la synthèse d'arbre d'horloge (CTS) lors du placement-routage ?
  5. Quelle est la signification correcte d'« IP (cœur IP) » en conception de LSI ?

Comparatifs sur ce thème