Interposeur silicium vs interposeur organique vs pont en silicium : densité, taille, coût

En packaging 2.5D, plusieurs puces, comme un processeur et des piles HBM, sont placées côte à côte et reliées par un câblage bien plus fin que ce qu’un substrat de boîtier peut offrir. Il existe trois grandes façons d’assurer cette liaison. Un interposeur silicium est une plaque de silicium portant un câblage fin réalisé par le procédé d’interconnexion des plaquettes, placée sous toutes les puces. Un interposeur organique est constitué de couches de redistribution (RDL) en diélectrique polymère et en câblage de cuivre. Un pont en silicium est un petit morceau de silicium à câblage fin enfoui uniquement sous les zones où les puces se rejoignent. L’interposeur silicium l’emporte en densité de câblage, tandis que l’interposeur organique et le pont en silicium l’emportent en taille et en coût. Le choix dépend du nombre de connexions nécessaires et de la taille du boîtier.

CritèreInterposeur siliciumInterposeur organique (RDL)Pont en silicium
FabricationUn câblage fin multicouche (damascène cuivre, comme dans les interconnexions des puces) et des TSV sont réalisés sur une plaquette de siliciumDes couches de diélectrique polymère (comme le polyimide) et de câblage de cuivre électrodéposé sont empilées couche par couche sur un supportUn petit morceau de silicium à câblage fin est enfoui dans le substrat du boîtier ou dans des couches de redistribution
Emplacement du siliciumUne grande plaque unique sous toutes les pucesPas de silicium ; des couches de redistribution se trouvent sous toutes les pucesUniquement sous les bords adjacents des puces voisines ; les autres connexions passent par le câblage ordinaire du substrat
Largeur/espacement typique des lignesLe plus fin, typiquement autour de 1 µm ou moinsPlus grossier que le silicium, typiquement autour de 2 µm, avec moins de couchesAussi fin qu’un interposeur silicium dans la zone du pont
Limites de tailleDépasser un champ d’exposition (environ 26 mm × 33 mm) exige de raccorder des expositions (stitching), et le coût augmente avec la taillePlus facile à agrandir qu’un interposeur siliciumLes ponts eux-mêmes sont petits : en placer plusieurs facilite les boîtiers plus grands qu’un champ d’exposition
Besoin de TSVNécessaires, pour relier les puces du dessus au substrat du boîtier à travers l’interposeurInutiles ; les vias des couches de redistribution assurent les connexions verticalesDans la plupart des conceptions enfouies dans le substrat, le pont lui-même n’a pas besoin de TSV ; l’alimentation et de nombreux signaux sont reliés directement au substrat en dehors du pont
CoûtÉlevé, en raison de la grande surface de silicium et du procédé TSVPlus facile à maintenir en dessous de celui d’un interposeur siliciumPlus facile à maintenir en dessous de celui d’un interposeur silicium car la surface de silicium est faible, même si des étapes d’enfouissement et d’alignement s’ajoutent
Dilatation thermique et gauchissementLe silicium se dilate beaucoup moins à la chaleur que les substrats organiques, et les contraintes et le gauchissement qui en résultent deviennent plus difficiles à maîtriser à mesure que la taille augmenteLa dilatation thermique est proche de celle du substrat du boîtier, ce qui aide à réduire les contraintes aux joints, mais le gauchissement et les variations dimensionnelles des couches polymères doivent être maîtrisésL’essentiel du boîtier est en substrat organique : le gauchissement global est donc proche de celui d’un substrat ordinaire ; les contraintes locales autour du pont et le contrôle de hauteur des bumps fins et grossiers sont des défis
Caractéristiques électriquesLes fils sont fins et courts ; les fils fins ont une résistance élevée et ne conviennent donc pas aux longues liaisonsDes fils plus épais sont plus faciles à réaliser : la résistance est plus faible, mais la densité de câblage aussiLe câblage dense ne couvre que la courte distance entre bords de puces ; l’alimentation peut être fournie directement par le substrat sans passer par le pont
Usages typiquesLes connexions nécessitant un très grand nombre de fils, comme un processeur avec plusieurs piles HBMLes connexions de chiplets aux exigences de câblage moins sévères ou nécessitant une grande surfaceLes connexions de chiplets et de HBM dans les grands boîtiers qui n’ont besoin de câblage dense qu’entre bords de puces

Les valeurs indiquées sont des ordres de grandeur typiques et varient selon la génération de procédé et le produit.

Quand choisir l'un ou l'autre ?

Interposeur silicium
Convient lorsque la densité de câblage prime. Il est largement utilisé pour les configurations qui relient un processeur et plusieurs piles HBM par des milliers de fils.
Interposeur organique (RDL)
Convient lorsqu’une densité de câblage de niveau silicium n’est pas nécessaire et que le coût ou la taille priment. Il est aussi utile lorsqu’il faut réduire les contraintes aux joints dues aux écarts de dilatation thermique.
Pont en silicium
Convient aux grands boîtiers qui n’ont besoin de câblage dense qu’aux frontières entre puces. Il économise des coûts en réduisant la surface de silicium.

Questions fréquentes

Que se passe-t-il quand un interposeur est plus grand que le champ d’exposition ?

La zone qu’une seule exposition peut couvrir (la taille du réticule) est limitée à environ 26 mm × 33 mm. Les interposeurs silicium plus grands sont fabriqués par stitching, qui raccorde précisément le câblage à travers les frontières des expositions voisines. Plus l’interposeur est grand, plus le coût, le rendement et le gauchissement deviennent toutefois difficiles à maîtriser : on envisage donc aussi les interposeurs organiques et les ponts en silicium.

Quelle est la principale différence entre un pont en silicium et un interposeur silicium ?

L’emplacement du silicium. Un interposeur silicium place une grande plaque de silicium sous toutes les puces, tandis qu’un pont en silicium ne place un petit morceau de silicium que sous les zones où les puces se rejoignent. N’utiliser le silicium que là où un câblage dense est nécessaire permet plus facilement d’économiser de la surface et des coûts.

Quel est l’écart de pas de câblage ?

À titre indicatif, la largeur et l’espacement des lignes sont d’environ 1 µm ou moins sur les interposeurs silicium et d’environ 2 µm sur les interposeurs organiques, les substrats de boîtier ordinaires étant encore plus grossiers. Les valeurs varient selon la génération et l’approche, mais le silicium peut aller plus loin car il utilise le procédé d’interconnexion des puces.

Peut-on combiner interposeurs organiques et ponts en silicium ?

Oui. Certaines conceptions enfouissent de petits morceaux de silicium dans les couches de redistribution et n’utilisent le câblage silicium que là où une forte densité est nécessaire. Les fabricants commercialisent souvent ces approches sous leurs propres noms : plutôt que de se fier au nom, vérifiez où le silicium est utilisé et si des TSV sont présents.

Vérifier vos connaissances

Quel est le rôle de l'interposeur silicium utilisé en intégration 2.5D ?

  1. AUn dissipateur thermique pour refroidir les puces
  2. BUn substrat intermédiaire sur lequel plusieurs puces sont placées côte à côte et interconnectées à haute densité par des pistes fines
  3. CUn masque photographique utilisé pour l'exposition
Afficher la réponse et l'explication

Réponse : B. Un substrat intermédiaire sur lequel plusieurs puces sont placées côte à côte et interconnectées à haute densité par des pistes fines

L'interposeur silicium est un substrat intermédiaire en silicium portant des pistes fines de 1 µm ou moins, réalisées avec les étapes d'interconnexion des semi-conducteurs. Plusieurs puces, comme un processeur et des HBM, y sont placées côte à côte et reliées par des interconnexions d'une densité inaccessible aux substrats de boîtier organiques classiques, dont les pistes mesurent plusieurs dizaines de µm. L'interposeur lui-même est relié au substrat du boîtier par des TSV. Il n'a aucun rapport avec les composants de refroidissement ou les photomasques.

Quelle approche, au lieu d'un grand interposeur silicium, noie un petit morceau de silicium uniquement à l'endroit des connexions entre puces pour obtenir des interconnexions à haute densité ?

  1. ACâblage par fil
  2. BPont en silicium
  3. CGrille de connexion (lead frame)
Afficher la réponse et l'explication

Réponse : B. Pont en silicium

L'approche par pont en silicium noie dans le substrat du boîtier un petit morceau de silicium couvrant uniquement la zone de connexion entre puces adjacentes ; des pistes fines y sont réalisées pour interconnecter les puces à haute densité. Comme un grand interposeur placé sous l'ensemble des puces n'est plus nécessaire, le coût est contenu et des assemblages plus grands que le champ d'exposition deviennent possibles. L'EMIB d'Intel en est l'exemple type. Les fils ou les grilles de connexion n'atteignent pas cette densité.

En intégration 2.5D, quel est le principal avantage d'un interposeur à couches de redistribution (RDL) superposant films isolants organiques et pistes en cuivre, à la place d'un interposeur silicium ?

  1. AIl permet toujours des pistes plus fines que le silicium
  2. BLes TSV deviennent inutiles et toute dissipation thermique aussi
  3. CIl est plus facile d'en contenir le coût et de réaliser des interposeurs de grande surface
Afficher la réponse et l'explication

Réponse : C. Il est plus facile d'en contenir le coût et de réaliser des interposeurs de grande surface

L'interposeur RDL organique, qui n'utilise pas les étapes de fabrication des plaquettes de silicium, permet de contenir le coût ; il est souple et se prête bien à l'agrandissement. Son coefficient de dilatation thermique, proche de celui du substrat de boîtier, réduit aussi les contraintes sur les connexions. En revanche, la finesse et la densité des pistes restent souvent inférieures à celles d'un interposeur silicium ; on choisit donc selon l'usage, ou on l'associe à des ponts en silicium pour les seules zones à haute densité.

  1. Quelle méthode est utilisée pour fabriquer un interposeur silicium plus grand que le champ maximal exposable en une fois par un équipement de lithographie (environ 26 mm × 33 mm) ?
  2. Pour les GPU destinés à l'IA, quelle est la principale raison de monter la puce GPU et les HBM côte à côte sur un même interposeur silicium ?
  3. Quelle différence entre intégration 2.5D et intégration 3D est correcte ?

Questions d'entraînement sur Packaging avancé (3D et chiplets)

Termes clés expliqués

Interposeur silicium
Substrat intermédiaire en silicium sur lequel plusieurs puces sont placées côte à côte et interconnectées à haute densité par des lignes fines. Utilisé par exemple pour relier GPU et HBM.
Couche de redistribution (RDL)
Niveau d'interconnexion formé à la surface de la puce ou de la plaquette pour acheminer les plots jusqu'aux positions des bornes externes. Utilisée dans les boîtiers fan-out et les interposeurs.
TSV (via traversant le silicium)
Électrode qui traverse le substrat de silicium. Elle relie verticalement des puces empilées sur une courte distance.
Intégration 2.5D
Méthode d'assemblage où plusieurs puces sont placées côte à côte sur un substrat intermédiaire comme un interposeur silicium et reliées à haute densité par des interconnexions fines. Utilisée par exemple pour relier GPU et HBM.
HBM
Mémoire constituée de plusieurs puces de DRAM empilées et reliées par des TSV, offrant une bande passante élevée grâce à un bus très large.
Chiplet
Petite puce fabriquée séparément pour une fonction donnée. Plusieurs chiplets sont connectés dans un même boîtier pour constituer un grand système.
Micro-bump
Bump bien plus petit qu'une bille de soudure ordinaire, utilisé pour relier des puces empilées par TSV ou une puce et un interposeur. Son pas est de l'ordre de quelques dizaines de µm.

Comparatifs associés