A/D- und D/A-Wandlung

Warum wird die zeitliche Schwankung (Jitter) des Abtasttakts bei der A/D-Wandlung hochfrequenter Signale zum Problem?

  1. AWeil der Takt stehen bleibt
  2. BWeil Fehler nur bei Gleichspannungssignalen auftreten
  3. CWeil schon eine kleine Abweichung des Abtastzeitpunkts bei schneller Signaländerung zu einem großen Spannungsfehler führt
Antwort und Erläuterung anzeigen

Antwort: C. Weil schon eine kleine Abweichung des Abtastzeitpunkts bei schneller Signaländerung zu einem großen Spannungsfehler führt

Weicht der Abtastzeitpunkt um Δt ab, wird die Signaländerung in dieser Zeit zum Fehler. Da die Steigung eines Sinus proportional zur Frequenz ist, beträgt die vom Jitter bestimmte SNR-Obergrenze SNR = −20 log₁₀(2πf·tj). Um beispielsweise bei einem 100-MHz-Signal 70 dB zu erreichen, muss der Jitter etwa 0,5 ps oder weniger betragen. Bei schnellen A/D-Wandlern mit hoher Auflösung und bei Funkempfängern entscheidet daher der Entwurf einer Taktquelle mit geringem Phasenrauschen über die Leistungsfähigkeit.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu A/D- und D/A-Wandlung

  1. Bei der Erzeugung einer analogen Spannung durch Filtern eines PWM-Signals mit einem Tiefpass in einem Mikrocontroller: Was bestimmt die Ausgangsspannung?
  2. Was bedeutet „MS/s (MSPS)“ als Angabe der Wandlungsgeschwindigkeit eines A/D-Wandlers?
  3. Wie heißt in der Übertragungskennlinie eines A/D-Wandlers der Fehler, bei dem der Ausgang bei Eingang 0 von 0 abweicht?
  4. Welcher Vorteil ergibt sich aus einem differentiellen Eingang bei einem A/D-Wandler?
  5. Welche Digitalschaltung wandelt bei einem ΔΣ-A/D-Wandler die schnelle, grob quantisierte Ausgabe in hochaufgelöste Daten mit niedriger Abtastfrequenz um?

Vergleiche zu diesem Thema