Fortgeschrittene Technologien (3D-Integration, Chiplets)

Was ist der Hauptgrund dafür, dass der Vorteil des Panel-Level-Packaging (PLP) gegenüber runden Wafern umso größer wird, je größer die Gehäuse sind?

  1. AJe größer die Gehäuse, desto weniger verziehen sich die Panels
  2. BJe größer die Gehäuse, desto weniger müssen die Umverdrahtungslagen verfeinert werden
  3. CJe größer die Gehäuse, desto größer ist auf einem runden Wafer der Anteil der Randfläche, auf der kein Gehäuse Platz findet, während ein rechteckiges Panel fast bis zum Rand belegt werden kann
Antwort und Erläuterung anzeigen

Antwort: C. Je größer die Gehäuse, desto größer ist auf einem runden Wafer der Anteil der Randfläche, auf der kein Gehäuse Platz findet, während ein rechteckiges Panel fast bis zum Rand belegt werden kann

Werden rechteckige Gehäuse auf einem runden Wafer angeordnet, bleiben am Rand Bereiche übrig, in die kein ganzes Gehäuse passt, und ihr Anteil wächst mit der Gehäusegröße. Panel-Level-Packaging (PLP) verwendet rechteckige Panels, sodass auch große Gehäuse mit einigen zehn Millimetern Kantenlänge fast ohne Verschnitt bis zum Rand angeordnet werden können; ein quadratisches Panel mit 600 mm Kantenlänge hat zudem etwa die 5-fache Fläche eines 300-mm-Wafers. Deshalb wird PLP als Mittel zur Kostensenkung für große KI-Gehäuse mit vielen Chiplets und HBM-Stapeln entwickelt. Verzug, Verschiebung der Chips und Gleichmäßigkeit auf großer Fläche werden jedoch schwieriger.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Fortgeschrittene Technologien (3D-Integration, Chiplets)

  1. Welche Aussage zu Chiplets ist richtig?
  2. Welche Aussage zu TSV (Through-Silicon Via, Silizium-Durchkontaktierung) ist richtig?
  3. Welche Aussage zu HBM (High Bandwidth Memory) ist richtig?
  4. Welche Aufgabe hat der im 2.5D-Packaging verwendete Silizium-Interposer?
  5. Welche Aussage zum Hybrid Bonding ist richtig?

Vergleiche zu diesem Thema