PLL(位相同期回路)とは
ぴーえるえる
基準クロックとの位相差を検出して発振器を制御し、基準に同期した、整数倍などの周波数のクロックをつくる回路。CPUのクロック生成や無線の周波数合成に使われる。
この用語の分野: アナログ・電子回路
ぴーえるえる
基準クロックとの位相差を検出して発振器を制御し、基準に同期した、整数倍などの周波数のクロックをつくる回路。CPUのクロック生成や無線の周波数合成に使われる。
この用語の分野: アナログ・電子回路
共振周波数 f = 1/(2π√(LC)) を電圧で調整できるため、チューナーや電圧制御発振器(VCO)、PLLに使われます。
可変容量ダイオード(バラクタダイオード)が利用している性質はどれか。PLLの帰還回路でも分周器が使われ、例えば100 MHzの基準から分周比を変えて数GHzの周波数を合成します。
クロックが入るたびに出力が反転するTフリップフロップ1個の出力の周波数は、クロック周波数の何倍になるか。PLLは、位相比較器、ループフィルタ、電圧制御発振器(VCO)、分周器で構成され、VCOの出力を分周した信号と基準クロックの位相が一致するように制御します。
基準クロックに位相を合わせながら、その整数倍などの周波数のクロックをつくる回路はどれか。空乏層 接合容量(空乏層容量) マイコン(マイクロコントローラ) MEMS 位相余裕(フェーズマージン) 1/f雑音(フリッカ雑音) LDO オペアンプ 仮想短絡(イマジナリーショート) カットオフ周波数