PLL(位相同期回路)とは

ぴーえるえる

基準クロックとの位相差を検出して発振器を制御し、基準に同期した、整数倍などの周波数のクロックをつくる回路。CPUのクロック生成や無線の周波数合成に使われる。

この用語の分野: アナログ・電子回路

解説の中の「PLL(位相同期回路)」

「PLL(位相同期回路)」が出てくる問題(5問)

  1. 可変容量ダイオード(バラクタダイオード)が利用している性質はどれか。
  2. クロックが入るたびに出力が反転するTフリップフロップ1個の出力の周波数は、クロック周波数の何倍になるか。
  3. 基準クロックに位相を合わせながら、その整数倍などの周波数のクロックをつくる回路はどれか。
  4. 水晶発振器が、時計やマイコンのクロック源として広く使われる主な理由はどれか。
  5. クロック源として、水晶振動子の代わりに使われることがあるMEMS発振器の利点として正しいものはどれか。

関連する用語

空乏層 接合容量(空乏層容量) マイコン(マイクロコントローラ) MEMS 位相余裕(フェーズマージン) 1/f雑音(フリッカ雑音) LDO オペアンプ 仮想短絡(イマジナリーショート) カットオフ周波数

用語集の一覧へ