タイミング解析とCDC

クロックの不確かさの設定で、セットアップ用には周期ジッタを含めるが、ホールド用には含めないことが多い。その理由として正しいものはどれか。

  1. Aホールドのチェックは、クロックの立ち下がりエッジでしか行わないから
  2. Bジッタは周波数が高いときにだけ発生し、ホールドの解析では周波数を下げているから
  3. Cホールドは同じクロックエッジどうしで比べるので、エッジの時刻のゆらぎが送り側と受け側に同じように効いて打ち消し合うから
答えと解説を見る

正解:C. ホールドは同じクロックエッジどうしで比べるので、エッジの時刻のゆらぎが送り側と受け側に同じように効いて打ち消し合うから

周期ジッタは、あるエッジと次のエッジの間隔がゆらぐことです。セットアップは送り出したエッジと次のエッジの間隔で判定するので、周期 1.0 ns に ±30 ps のジッタがあれば、使える時間が最悪 0.97 ns に減ります。ホールドは同じエッジで送り出しと取り込みを比べるため、そのエッジが早くても遅くても両方が一緒に動き、ジッタの影響はほぼ打ち消されます。ただしクロックツリーができる前のスキューの見込みは、ホールド用の不確かさにも入れます。

この分野を解く 分野ページへ

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

タイミング解析とCDCのほかの問題

  1. STAで、セットアップとホールドをそれぞれ主にどのコーナー条件で確認するかの組み合わせとして正しいものはどれか。
  2. OCVディレーティングとして、セットアップ解析で送り側のクロック経路とデータ経路の遅延を1.1倍、受け側のクロック経路の遅延を0.9倍にする。送り側クロック経路 1.0 ns、データ経路(クロック→出力を含む)1.5 ns、受け側クロック経路 1.0 ns(共通部分はない)、周期 3.0 ns、セットアップ時間 0.1 ns のとき、セットアップのスラックはいくらか。
  3. OCVディレーティングを使ったSTAで、送り側と受け側のクロック経路が途中まで共通な場合に行うCRPR(共通パスの悲観性の除去)の説明として正しいものはどれか。
  4. 周期 2.0 ns のクロックで動く回路で、データの到着時刻(クロック→出力遅延と組み合わせ回路の遅延の合計)が 3.3 ns、セットアップ時間が 0.1 ns の経路がある。この経路は2サイクルに1回だけ取り込めばよいので、セットアップのマルチサイクルパスを2に設定した。セットアップのスラックはいくらか。
  5. セットアップのマルチサイクルパスを N(N ≥ 2)に設定したとき、ホールドについても通常マルチサイクルパスを N − 1 に設定する。その理由として正しいものはどれか。