Formaat voor timingconstraints dat klokperioden en -golfvormen, ingangs- en uitgangsvertragingen, timingexcepties enzovoort beschrijft. Geschreven als Tcl-commando's en gedeeld door tools voor logische synthese, place-and-route en STA.
Japanse benaming: SDC
“SDC” komt voor in 3 oefenvragen uit 2 onderwerpen, bijv. LSI-ontwerpflow en EDA, Timinganalyse en CDC.
Vakgebied: Timinganalyse en CDC
Antwoord: A. Clock uncertainty (klokonzekerheid)
Clock uncertainty is een instelling waarmee de invloed van klokjitter en de skew die vóór place and route wordt verwacht, als marge bij de timinganalyse wordt afgetrokken. Bij een periode van 1 ns en een onzekerheid van 50 ps moeten de gegevens bijvoorbeeld binnen 0,95 ns aankomen. De waarde wordt aan de ontwerpfase aangepast en na place and route vervangen door de skew die uit de werkelijke klokboom is berekend, waarbij alleen het jitteraandeel blijft staan. Dosis en aspectverhouding zijn termen uit de productie.
Antwoord: B. De uitgang van de deler wordt gedefinieerd als gegenereerde klok (generated clock), met opgave van de relatie met de oorspronkelijke klok (deling door 2)
SDC is de beschrijving van timingconstraints die aan de tool de periode en golfvorm van klokken, in- en uitgangsvertragingen, uitzonderingspaden enzovoort doorgeeft. Zonder definitie wordt de uitgang van de deler niet als klok behandeld en worden de flip-flops daarachter niet correct geanalyseerd. Als gegenereerde klok gedefinieerd wordt hij, als de oorspronkelijke klok 500 MHz is, als 250 MHz geanalyseerd, inclusief de faserelatie met de oorspronkelijke klok. Beide klokken zijn synchroon, dus als ze als asynchroon worden behandeld, vallen paden die eigenlijk gecontroleerd moeten worden buiten de analyse.
SDC is de beschrijving van timingconstraints die aan de tool de periode en golfvorm van klokken, in- en uitgangsvertragingen, uitzonderingspaden enzovoort doorgeeft.
Hoe wordt in SDC juist omgegaan met een klok die met een de…Timingbeperkingen leggen onder meer de periode en golfvorm van de klok, de vertragingen van in- en uitgangspoorten en de aanwijzing van paden waarvan de timing niet wordt geverifieerd (false paths) of die meerdere cycli mogen duren vast, en worden geschreven in bijvoorbeeld het SDC-formaat.
Hoe heet de beschrijving van timingvoorwaarden zoals klokpe…Klokonzekerheid (clock uncertainty) Plaatsing en routering (place and route) Numerieke apertuur (NA) Dosis Aspectverhouding Logische synthese STA (statische timinganalyse) PDK (process design kit) Asynchrone FIFO CRPR (clock reconvergence pessimism removal)