Format für Timing-Constraints, das Taktperioden und -verläufe, Ein- und Ausgangsverzögerungen, Timing-Ausnahmen usw. beschreibt. Es besteht aus Tcl-Befehlen und wird gemeinsam von Werkzeugen für Logiksynthese, Place-and-Route und STA genutzt.
Japanische Bezeichnung: SDC
„SDC“ kommt in 3 Übungsfragen aus 2 Themen vor, z. B. LSI-Entwurfsablauf und EDA, Timing-Analyse und CDC.
Fachgebiet: Timing-Analyse und CDC
Antwort: A. Clock Uncertainty
Die Clock Uncertainty ist eine Einstellung, mit der Auswirkungen von Takt-Jitter und vor Platzierung und Verdrahtung angesetztem Skew als Sicherheitsabstand in der Timing-Analyse abgezogen werden. Bei einer Periode von 1 ns und einer Uncertainty von 50 ps müssen die Daten z. B. nach 0.95 ns eintreffen. Der Wert wird je nach Entwurfsphase angepasst, nach Platzierung und Verdrahtung durch den aus dem tatsächlichen Taktbaum berechneten Skew ersetzt, und nur der Jitter-Anteil bleibt. Dosis und Aspektverhältnis sind Begriffe der Fertigung.
Antwort: B. Der Ausgang des Teilers wird als generierter Takt definiert, wobei die Beziehung zum Ursprungstakt (Teilung durch 2) angegeben wird
SDC ist eine Beschreibung von Timing-Constraints, die dem Tool Periode und Wellenform der Takte, Ein-/Ausgangsverzögerungen, Ausnahmepfade usw. mitteilt. Ohne Definition wird der Ausgang des Teilers nicht als Takt behandelt, und die nachfolgenden Flipflops werden nicht korrekt analysiert. Als generierter Takt definiert, wird er bei einem Ursprungstakt von 500 MHz als 250 MHz analysiert, einschließlich der Phasenbeziehung zum Ursprungstakt. Da beide synchron sind, würden bei asynchroner Behandlung Pfade, die eigentlich geprüft werden müssten, von der Analyse ausgeschlossen.
SDC ist eine Beschreibung von Timing-Constraints, die dem Tool Periode und Wellenform der Takte, Ein-/Ausgangsverzögerungen, Ausnahmepfade usw.
Was ist in der SDC richtig, wenn ein Takt mit einem Teiler …im SDC-Format geschrieben.
Wie wird die Beschreibung der Timing-Bedingungen wie Taktpe…Bitfehlerrate (BER) Jitter Taktunsicherheit (Clock Uncertainty) Platzierung und Verdrahtung (Place & Route) Dosis Aspektverhältnis Logiksynthese STA (statische Timing-Analyse) PDK (Process Design Kit) Asynchrones FIFO