ジッタと位相雑音の違い:測る量・単位・測定器・換算・使い分けを比較

ジッタと位相雑音は、クロックや発振器の同じゆらぎを、別の見方で表したものです。ジッタは時間領域で、各エッジの時刻が理想からどれだけずれるかを秒(psやfs)で表します。位相雑音は周波数領域で、搬送波からある周波数だけ離れたところの雑音の大きさを、搬送波に対する比としてdBc/Hzで表します。位相雑音をある周波数の範囲で積分するとRMSジッタに換算できますが、積分する範囲によって値が変わるので、範囲を必ず添えて示します。

項目ジッタ位相雑音
見る領域時間領域周波数領域
表す量エッジの時刻の、理想の時刻からのずれ搬送波からのオフセット周波数ごとの、1 Hzあたりの雑音電力と搬送波電力の比(片側帯域)
単位秒(ps、fs)、またはUI(1ビットの時間に対する割合)dBc/Hz(オフセット周波数と組にして示す)
代表的な指標周期ジッタ、サイクル間ジッタ、TIE(時間間隔誤差)。RMS値とピークツーピーク値例: 1 MHzオフセットで −140 dBc/Hz のように、オフセットごとの値や曲線
主な測定器オシロスコープ、タイムインターバルアナライザ、誤り率測定器位相雑音アナライザ、位相雑音の測定機能を持つスペクトラムアナライザ
ランダムと確定的の扱いランダムジッタはRMS値、確定的ジッタはピークツーピーク値で分けて扱い、目標の誤り率から総合ジッタを求めるランダムな成分はなだらかな曲線、周期的な成分は特定の周波数の線(スプリアス)として現れる
相互の換算ジッタの値だけからは、位相雑音の周波数ごとの形はわからないオフセット f1〜f2 で積分すると、RMSジッタ = √(2∫10^(L(f)/10) df) ÷ (2π f0) で換算できる
範囲の影響測定器の帯域や、何周期分を見るかで値が変わる積分範囲(例: 12 kHz〜20 MHz)によって換算したRMSジッタが変わる
わかることタイミングの余裕(セットアップ、アイパターンの横の開き)に直接効く量どの周波数のゆらぎが大きいか。PLLのループ帯域や、雑音の原因を探す手がかり
主に使う分野デジタル回路のタイミング解析、高速シリアル通信無線の発振器、PLLやVCOの設計、高速ADCのクロック

数値は代表的な目安で、世代や製品によって異なります。

どんなときに使うか

ジッタ
タイミングの余裕を直接知りたいとき。静的タイミング解析のクロックの不確かさ、高速シリアル通信のアイパターンや誤り率の評価など。
位相雑音
雑音がどの周波数から来ているかを知りたいとき。無線の局部発振器の評価、PLLのループ帯域の設計、発振器の比較など。
組み合わせ
クロック源の仕様では、位相雑音の曲線と、決まった積分範囲で換算したRMSジッタの両方を示すことがよくあります。高速ADCのクロックでは、SNRの上限が −20 log₁₀(2π f tj) で決まるので、位相雑音から求めたジッタで見積もります。

よくある質問

位相雑音からRMSジッタは、どう求めますか?

dBc/Hzの位相雑音L(f)を真数に直し、決めたオフセットの範囲で積分して2倍すると、位相のゆらぎの2乗平均(rad²)になります。その平方根を2π f0(f0は搬送波の周波数)で割るとRMSジッタです。例えば、100 MHzのクロックで位相のゆらぎが1 mrad(RMS)なら、ジッタは約1.6 psです。

なぜ積分範囲を明記するのですか?

位相雑音は、どのオフセットの範囲まで積分するかで合計が変わり、換算したRMSジッタも変わるからです。範囲を書かないと、別の発振器の値と正しく比べられません。クロックの仕様では、12 kHz〜20 MHzのように決まった範囲がよく使われます。

同じクロックなのに、ジッタの値が資料によって違うのはなぜですか?

周期ジッタ、サイクル間ジッタ、TIEのように定義が違ったり、RMS値とピークツーピーク値が混在していたり、測定の帯域が違ったりするからです。ランダムジッタのピークツーピーク値は、観測する時間が長いほど大きくなるので、誤り率と組にして示します。

ジッタと位相雑音は、どちらを見ればよいですか?

デジタル回路や高速シリアル通信のタイミングの余裕を知りたいならジッタ、無線の発振器やPLLの設計で雑音の原因や周波数ごとの特性を知りたいなら位相雑音が向いています。同じゆらぎを別の見方で表したものなので、目的に合わせて使い分けます。

理解度チェック

高い周波数の信号をAD変換するとき、サンプリングクロックの時間的なゆらぎ(ジッタ)が問題になる理由として正しいものはどれか。

  1. Aクロックが止まってしまうため
  2. B直流の信号でだけ誤差が出るため
  3. C信号の変化が速いほど、サンプリング時刻のわずかなずれが大きな電圧誤差になるため
答えと解説を見る

正解:C. 信号の変化が速いほど、サンプリング時刻のわずかなずれが大きな電圧誤差になるため

サンプリング時刻がΔtずれると、その間の信号の変化分が誤差になります。正弦波の傾きは周波数に比例するため、ジッタで決まるSNRの上限は SNR = −20 log₁₀(2πf·tj) です。例えば100 MHzの信号で70 dBを得るには、ジッタを約0.5 ps以下にする必要があります。そのため高速・高分解能のADCや無線の受信機では、位相雑音の小さいクロック源の設計が性能を左右します。

クロックの不確かさの設定で、セットアップ用には周期ジッタを含めるが、ホールド用には含めないことが多い。その理由として正しいものはどれか。

  1. Aホールドのチェックは、クロックの立ち下がりエッジでしか行わないから
  2. Bジッタは周波数が高いときにだけ発生し、ホールドの解析では周波数を下げているから
  3. Cホールドは同じクロックエッジどうしで比べるので、エッジの時刻のゆらぎが送り側と受け側に同じように効いて打ち消し合うから
答えと解説を見る

正解:C. ホールドは同じクロックエッジどうしで比べるので、エッジの時刻のゆらぎが送り側と受け側に同じように効いて打ち消し合うから

周期ジッタは、あるエッジと次のエッジの間隔がゆらぐことです。セットアップは送り出したエッジと次のエッジの間隔で判定するので、周期 1.0 ns に ±30 ps のジッタがあれば、使える時間が最悪 0.97 ns に減ります。ホールドは同じエッジで送り出しと取り込みを比べるため、そのエッジが早くても遅くても両方が一緒に動き、ジッタの影響はほぼ打ち消されます。ただしクロックツリーができる前のスキューの見込みは、ホールド用の不確かさにも入れます。

高速なシリアル信号の品質を見るアイパターン(アイダイアグラム)について正しいものはどれか。

  1. A多数のビットの波形を重ねて描いたもので、中央の「目」が縦にも横にも大きく開いているほど余裕がある
  2. B目が閉じているほど、信号の品質が良い
  3. C人の目の健康状態を調べるための図である
答えと解説を見る

正解:A. 多数のビットの波形を重ねて描いたもので、中央の「目」が縦にも横にも大きく開いているほど余裕がある

アイパターンは、ビットの1周期ごとに波形を切り出して重ね描きしたものです。0と1の波形の間に目の形のすき間ができ、その高さは雑音に対する余裕、幅はタイミングのずれ(ジッタ)に対する余裕を表します。伝送路の損失や反射、ジッタが大きいと目は閉じていきます。受信回路はこの目の中央でビットを判定するので、目の開きが品質の目安になります。

  1. タイミングの制約(SDC)で、クロックのジッタやスキューの見込みなどとしてクロックの周期から差し引いておく余裕を指定するものはどれか。
  2. 基準クロックに位相を合わせながら、その整数倍などの周波数のクロックをつくる回路はどれか。

アナログ・電子回路の練習問題へ

関連する用語の解説

ジッタ
クロックや信号のエッジのタイミングの、理想からの細かな時間的なゆらぎ。高い周波数の信号をサンプリングするとき、わずかなジッタでも大きな電圧誤差になる。
PLL(位相同期回路)
基準クロックとの位相差を検出して発振器を制御し、基準に同期した、整数倍などの周波数のクロックをつくる回路。CPUのクロック生成や無線の周波数合成に使われる。
アイパターン
多数のビットの波形を1周期ごとに重ねて描いた図。中央の目の高さは雑音に対する余裕、幅はタイミングのずれに対する余裕を表す。
熱雑音(ジョンソン雑音)
抵抗の中の電子の熱運動によって生じる雑音。電圧の2乗平均は 4kTRΔf で、温度、抵抗値、帯域幅に比例する。
1/f雑音(フリッカ雑音)
周波数が低いほど大きくなる雑音。MOSFETではゲート絶縁膜との界面のトラップがキャリアを捕まえたり放したりすることで生じ、低周波のアナログ回路で問題になる。

関連する比較